* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[The technical field to which invention belongs] This invention relates to CMOS (Comlementary Metal Oxide Semiconductor) type image sensors, and by dividing a light sensing portion and a circumference circuit, respectivel and forming them especially, it relates to the image sensors which cut down the design man day sharply, and its manufacture method while improving a performance.

[Description of the Prior Art] The conventional CMOS type image sensors had composition equipped with the circumference circuit of only a lot to the light sensing portion formed by unifying. Drawing 9 is drawing showing th composition of the conventional CMOS type image sensors. On a substrate flat surface, the pixel array 10 arranges the pixel of the unit containing a photodiode in the shape of a matrix, and constitutes them. [two or more] Accordin to the address signal from the outside, by the address decoder 11, the start address of the direction of a low (line) an the direction of a column (train) is generated, and low-scan shift register 12 and the column-scan shift register 13 ar supplied. And according to a clock, the row address shifted from a vertical start address one by one with low-scan shift register 12 is generated, and the word line corresponding to a row address in the pixel array 10 is driven by the low driver 14. On the other hand according to a clock, the column address shifted from a horizontal start address on by one with the column-scan shift register 13 is generated, and the bit line corresponding to a column address in the pixel array 10 is driven. To the photo-electric-translation output generated in the photodiode by this in the pixel specified by the row address and column address in the pixel array 10, by the noise-control circuit 15, a necessary noise control is performed and an output is generated. The clock control circuit 16 supplies a necessary clock to an address decoder 11, low-scan shift register 12, and the column-scan shift register 13 according to the clock signal from the outside.

[0003] Thus, through the noise-control circuit, one by one, the photo-electric-translation output which generated a pixel array and its circumference circuit in the photodiode with which only a lot has and was specified to be accordito arbitrary selected row addresses and column addresses and which consists of an analog signal consisted of conventional image sensors so that it might be outputted outside.

[Problem(s) to be Solved by the Invention] By the way, that the pixel array which takes charge of photoelectrical converter ability in image sensors increases the number of pixels for the improvement in quality of image has large-scale-ized gradually the semiconductor chip which is demanded, therefore carries a pixel array with the increase in the number of pixels. However, a chip scale follows on becoming large, and the influence of the wiring load of the pixel array on a substrate becomes large, therefore the working speed as image sensors falls, and there is a problem having to stop having to lower a FUMU rate as a result. Moreover, in the case of a large-scale chip, there is a proble that the man day for the layout of a circuit design and the mask for substrate exposure increases remarkably. [0005] This invention aims at offering the CMOS type image sensors which can make the wiring load on a substrate small while it is made in view of an above-mentioned situation and can cut down the man day for a circuit design an mask layout.

[0006]

[Means for Solving the Problem] In order to solve the above-mentioned technical problem, invention according to claim 1 While starting image sensors, connecting [dimensions / two] the pixel block which arranged two or more pixels in the line writing direction and the direction of a train in the above-mentioned line writing direction or the tw directions of a train, arranging and forming a pixel array A low selection means to choose the read-out line of two o more pixels which form this pixel block in the direction of a train is arranged along the outside by the side of the tra of each pixel block. While arranging a column selection means to choose as a line writing direction the output train

two or more pixels which form this pixel block, along the outside by the side of the line of each pixel block It is characterized by having arranged adjacently a noise-control means to perform the noise control of a pixel output for every output train of this, for every above-mentioned column selection means.

[0007] While invention according to claim 2 relating to image sensors, and connecting [dimensions / two] the pixe block which arranged two or more pixels in the line writing direction and the direction of a train in the above-mentioned line writing direction and every two directions of a train, arranging and forming a pixel array A low selection means to choose the read-out line of two or more pixels which form this pixel block in the direction of a train is arranged along the outside by the side of the train of each pixel block. While arranging a column selection means to choose as a line writing direction the output train of two or more pixels which form this pixel block, along the outside by the side of the line of each pixel block. It is characterized by having arranged adjacently a noise-contr means to perform the noise control of a pixel output for every output train of this, for every above-mentioned colum selection means.

[0008] Invention according to claim 3 is characterized by constituting so that gain dispersion of the output amplifier of both this noise-controls means may be detected by measuring the output of the noise-control means of both pixel block based on [prepare the pixel for sensitivity comparison / proofreading for every two pixel blocks, and] this pixel for sensitivity comparison / proofreading image sensors according to claim 1 or 2 are started [noise control], and it connects [noise control / image sensors] in the above-mentioned line writing direction and/or the direction o train.

[0009] invention according to claim 4 -- image sensors according to claim 3 -- starting -- the detection result of the above-mentioned gain dispersion -- being based -- gain dispersion of the output amplifier of both the above-mentioned noise-controls means -- an amendment -- it is characterized by constituting like

[0010] Moreover, invention according to claim 5 relates to image sensors according to claim 1 or 2, and is characterized by establishing an analog-to-digital-conversion means to change into a digital signal the output which becomes the output side of each above-mentioned noise-control means from the analog signal from this noise-contr means.

[0011] As opposed to the pattern of the pixel block which invention according to claim 6 required for image sensors and arranged two or more pixels to two dimensions in the line writing direction and the direction of a train The 1st pattern which has arranged the pattern of the circumference circuit by the side of a train along the outside by the sid of the train of this pixel block, and has arranged the pattern of the circumference circuit by the side of a line along th outside by the side of the line of this pixel block, The 2nd pattern which reversed this 1st pattern in the line writing direction or the direction of a train By exposing on a substrate using the mask for exposure arranged so that the pattern of each above-mentioned pixel block in both these patterns may be connected in a line writing direction or th direction of a train, may arrange and may form the pattern of a pixel array It is characterized by forming image sensors on this substrate.

[0012] As opposed to the pattern of the pixel block which invention according to claim 7 required for image sensors and arranged two or more pixels to two dimensions in the line writing direction and the direction of a train The 1st pattern which has arranged the pattern of the circumference circuit by the side of a train along the outside by the sid of the train of this pixel block, and has arranged the pattern of the circumference circuit by the side of a line along th outside by the side of the line of this pixel block, The 2nd pattern which reversed this 1st pattern to the line writing direction, and the 3rd pattern which reversed this 1st pattern in the direction of a train, The 4th pattern which reverse this 1st pattern in the line writing direction and the direction of a train By exposing on a substrate using the mask for exposure arranged so that the pattern of each above-mentioned pixel block in each of this pattern may be connected a line writing direction and the direction of a train, may arrange and may form the pattern of a pixel array It is characterized by forming image sensors on this substrate.

[0013] As opposed to the pattern of the pixel block which invention according to claim 8 required for image sensors and arranged two or more pixels to two dimensions in the line writing direction and the direction of a train The mas for exposure which has the 1st pattern which has arranged the pattern of the circumference circuit by the side of a train along the outside by the side of the train of this pixel block, has arranged the pattern of the circumference circuit by the side of a line along the outside by the side of the line of this pixel block, and was formed, The mask for exposure which has the 2nd pattern which reversed this 1st pattern in the line writing direction or the direction of a train is used. It is characterized by forming image sensors on this substrate by exposing one by one on one substrate so that the pattern of both the above-mentioned pixel block with this mask for both exposure may be connected in a line writing direction or the direction of a train, may arrange and may form the pattern of a pixel array.

[0014] As opposed to the pattern of the pixel block which invention according to claim 9 required for image sensors and arranged two or more pixels to two dimensions in the line writing direction and the direction of a train The mas for exposure which has the 1st pattern which has arranged the pattern of the circumference circuit by the side of a

/

train along the outside by the side of the train of this pixel block, and has arranged the pattern of the circumference circuit by the side of a line along the outside by the side of the line of this pixel block, The mask for exposure which has the 2nd pattern which reversed this 1st pattern to the line writing direction, The mask for exposure which has the 3rd pattern which reversed this 1st pattern in the direction of a train, The mask for ***** which has the 4th pattern which reversed this 1st pattern in the line writing direction and the direction of a train is used. It is characterized by forming image sensors on this substrate by exposing one by one on one substrate so that the pattern of each abovementioned pixel block with each of this mask for exposure may be connected in a line writing direction and the direction of a train, may arrange and may form the pattern of a pixel array.

[Function] It is divided or quadrisected the composition of this invention -- the pixel array of one chip -- 2 -- By having the circumference circuit which forms a pixel block, respectively, reads to each pixel block with the address generation section of a line writing direction and the direction of a train at each, and has a noise-control circuit to a signal Since division operation and division read-out are performed independently, respectively, while being able to make small delay by the load of wiring in a pixel array and being able to raise the frame rate of read-out, the man da of a circuit design and mask layout is sharply reducible.

[0016] Moreover, with another composition of this invention, in above-mentioned composition, while gain dispersio of the output amplifier in the noise-control circuit of each pixel block is detectable by having prepared the pixel for sensitivity comparison / proofreading for every two pixel blocks further, gain dispersion of each output amplifier ca be readjusted based on a detection result.

[0017] Moreover, with still more nearly another composition of this invention, since it was made to output after having the analog-to-digital converter for every pixel block and changing the output of each noise-control circuit int the digital signal, the noise based on taking about analog signal wiring for a long time mixed from gain dispersion, a power supply, the circumference circuit section of an output amplifier, etc. can be reduced.

[0018] By the method of this invention, a pixel array moreover, for every two division or quadrisected pixel block. The pattern which formed by performing only the pixel block of a lot, the circuit design of only a circumference circuit, and a mask layout design when manufacturing the image sensors equipped with the circumference circuit, respectively, The pattern which reversed this pattern to the necessary sense is used, the pattern of each class Since it exposes on a substrate using the mask for exposure arranged and produced so that each pixel block may be connecte and a pixel array may be formed, and image sensors are manufactured, the circuit design for creating the mask for exposure and the man day of mask layout are reducible.

[0019] In the option of this invention, a pixel array moreover, for every two division or quadrisected pixel block Th mask for exposure created with the pattern which formed by performing only the pixel block of a lot, the circuit design of only a circumference circuit, and a mask layout design when manufacturing the image sensors equipped with the circumference circuit, respectively, The mask for exposure created with the pattern which reversed the pattern of this mask for exposure to the necessary sense is used. Since it exposes by carrying out alignment so that each pixel block may be connected on a substrate and a pixel array may be formed, and image sensors are manufactured While the circuit design for creating the mask for exposure and the man day of mask layout are reducible Since the chip of one image sensors is created by performing 2 times or four exposure using two sheets or four masks for exposure, the image sensors of a twice [a maximum of] or 4 times as many area scale as this can be manufactured to the area which can be exposed with one mask for exposure.

[0020]

[Embodiments of the Invention] Hereafter, the gestalt of implementation of this invention is explained with reference to a drawing. Explanation is concretely performed using an example.

St example drawing 1 is the block diagram showing the electric composition of the image sensors which are the 1st example of this invention. As shown in drawing 1, outline composition of the image sensors of this example is carried out from the pixel block 101,102, an address decoder 111,112, low-scan shift register 121,122, the column-scan shift register 131,132, the low driver 141,142, the noise-control circuit 151,152, and the clock control circuit 161,162.

[0021] Although the pixel block 101,102 is arranged at the time of the mask layout of a substrate, or substrate exposure so that it consists of a circuit block which divided the pixel array of one chip into two, and the pixel array 100 may be formed, when it arranges in succession on 1 flat surface to right and left (it omits a line writing direction and the following) or the upper and lower sides (it omits the direction of a train, and the following), in it, these can carry out division operation and division read-out independently by right and left or the According to the address signal from the outside, an address decoder 111,112 generates the start address of a perpendicular direction (it omits the direction of a train, and the following), and a horizontal direction (it omits a line writing direction and the following), and supplies it to low-scan shift register 121,122 and the column-scan shift register 131,132, respectivel

Low-scan shift register 121,122 generates the row address shifted one by one from a vertical start address according to a clock, respectively. The low driver 141,142 drives the word line corresponding to a row address in the pixel blo 101,102 according to the row address from low-scan shift register 121,122, respectively. According to a clock, from horizontal start address, the column-scan shift register 131,132 generates the column address shifted one by one, an drives the bit line corresponding to a column address in the pixel block 101,102, respectively. To the photo-electrictranslation output from each pixel read from each bit line in the pixel block 101,102, the noise-control circuit 151,15 performs a necessary noise control, and generates an output, respectively. The clock control circuit 161,162 supplie necessary clock to address decoders 111 and 112, low-scan shift registers 121 and 122, and the column-scan shift register 131,132 according to the clock signal from the outside, respectively.

[0022] Next, operation of the image sensors of this example is explained with reference to drawing 1. In the pixel block 101,102, respectively by the clock control circuit 161,162 By supplying a clock to address decoders 111 and 112, low-scan shift registers 121 and 122, and the column-scan shift register 131,132 According to the perpendicula direction and the horizontal start address in the pixel block 101,102 generated by the address decoder 111,112, it set to low - scan shift register 121,122. According to a clock, the address shifted from a vertical start address one by on is generated, respectively. Through the low driver 141,142, drive the word line corresponding to a row address in th pixel array block 101,102, and it sets to the column-scan shift register 131,132. According to a clock, from a horizontal start address, the column address shifted one by one is generated, and the bit line corresponding to a column address in the pixel block 101,102 is driven, respectively. And to the photo-electric-translation output read through a bit line, by the noise-control circuit 151,152, a necessary noise control is performed and an output is generated, respectively, from the pixel specified by the row address and column address in the pixel block 101,102. [0023] In the external circuit which is not illustrated, it has the memory for one frame (i.e., one chip) of a pixel array for example. The image information based on the pixel block 101,102 outputted from the noise-control circuit 151,152, respectively is accumulated, by address operation While the scan of a corresponding word line in the pixel block 101,102 is performed perpendicularly one by one continuously horizontally Necessary synthetic processing is performed and an image output is generated so that read-out of a bit line may be performed continuously one by one horizontally and the same output as read-out from the pixel array of one chip may be obtained.

[0024] Thus, in the image sensors of this example, since division read-out is performed while delay by the load of wiring in a pixel array becomes small, since 2 ****s of read-out are carried out by the column side (or low side), the frame rate of read-out can be raised, therefore the performance of image sensors can be raised. Only the circuit desig and mask layout of a portion of arbitrary 1/2 in the pixel array of one chip are performed, furthermore, the remaining portion For example, so that the pattern reversed right and left (or upper and lower sides) may be prepared and both pixel block may be continuously located in a line with right and left (or upper and lower sides) at the time of mask layout or substrate exposure Since a pixel array is formed by arranging the circuit block divided into two, the design man day of image sensors is sharply reducible.

[0025] <> 2nd example drawing 2 is the block diagram showing the electric composition of the image sensors whic are the 2nd example of this invention. As shown in drawing 2, outline composition of the image sensors of this example is carried out from the pixel block 101,102,103,104, an address decoder 111,112,113,114, low-scan shift register 121,122,123,124, the column-scan shift register 131,132,133,134, the low driver 141,142,143,144, the noise control circuit 151,152,153,154, and the clock control circuit 161,162,163,164.

[0026] Although it is arranged at the time of the mask layout of a substrate, or substrate exposure so that the pixel block 101,102,103,104 consists of a circuit block which quadrisected the pixel array of one chip, and pixel array 100A may be formed on 1 flat surface, when it arranges continuously up and down, right and left, these can perform division operation and division read-out independently by right and left and the upper and lower sides, respectively. According to the address signal from the outside, an address decoder 111,112,113,114 generates a perpendicular direction and a horizontal start address, and supplies them to low-scan shift register 121,122,123,124 and the colum scan shift register 131,132,133,134, respectively. Low-scan shift register 121,122,123,124 generates the row addres shifted one by one from a vertical start address according to a clock, respectively. The low driver 141,142,143,144 drives the word line corresponding to a row address in the pixel block 101,102,103,104 according to the row address from low-scan shift register 121,122,123,124, respectively. According to a clock, from a horizontal start address, th column-scan shift register 131,132,133,134 generates the column address shifted one by one, and drives the bit line corresponding to a column address in the pixel block 101,102,103,104, respectively. To the photo-electric-translation output of each pixel in the pixel block 101,102,103,104 read from each bit line, the noise-control circuit 151,152,153,154 performs a necessary noise control, and generates an output, respectively. The clock control circui 161,162,163,164 supplies a necessary clock to address decoders 111, 112, 113, and 114, low-scan shift registers 121 122, 123, and 124, and the column-scan shift register 131,132,133,134 according to the clock signal from the outsid

respectively.

[0027] Next, operation of the image sensors of this example is explained with reference to <u>drawing 2</u>. In the pixel block 101,102,103,104 Respectively by the clock control circuit 161,162,163,164 By supplying a clock to address decoders 111, 112, 113, and 114, low-scan shift registers 121, 122, 123, and 124, and the column-scan shift register 131,132,133,134 It can set to the pixel block 101,102,103,104 generated by the address decoder 111,112,113,114. According to a perpendicular direction and a horizontal start address, it sets to low-scan shift register 121,122,123,124. According to a clock, the row address shifted from a vertical start address one by one is generated respectively. It can set to the pixel block 101,102,103,104 through the low driver 141,142,143,144. Drive the word line corresponding to a row address, and it sets to the column-scan shift register 131,132,133,134. According to a clock, from a horizontal start address, the column address shifted one by one is generated, and the bit line corresponding to a column address in the pixel block 101,102,103,104 is driven, respectively. And to the photoelectric-translation output read through the bit line, by the noise-control circuit 151,152,153,154, a necessary noise control is performed and an output is generated, respectively, from the pixel specified by the row address and colum address in the pixel block 101,102,103,104.

[0028] In the external circuit which is not illustrated, it has the memory for one frame (i.e., one chip) of a pixel array for example. The image information based on the pixel block 101,102,103,104 outputted from the noise-control circuit 151,152,153,154, respectively is accumulated. by address operation While the scan of a corresponding word line in the pixel blocks 101,102 and 103,104 is performed perpendicularly one by one continuously horizontally Necessary synthetic processing is performed and an image output is generated so that the scan of a corresponding bi line in the pixel blocks 101,103 and 102,104 may continue perpendicularly, may be performed horizontally one by one and the same output as read-out from the pixel array of one chip may be obtained.

[0029] Thus, in the image sensors of this example, since division read-out is performed while delay by the load of wiring in a pixel array becomes small, since 2 ****s of read-out are carried out by the column and low side, respectively, the frame rate of read-out can be raised, therefore the performance of image sensors can be raised. Onlethe circuit design and mask layout of a portion of arbitrary 1/4 in the pixel array of one chip are performed. furthermore, the remaining portion For example, so that right and left and/or the pattern reversed up and down may prepared and four pixel blocks may be continuously located in a line with right and left and the upper and lower side at the time of mask layout or exposure of a substrate Since a pixel array is formed by arranging the quadrisected circuit block, the design man day of image sensors is sharply reducible.

[0030] <> 3rd example drawing 3 is the block diagram showing the electric composition of the image sensors which are the 3rd example of this invention. As shown in drawing 3, outline composition of the image sensors of this example is carried out from the pixel block 101,102, an address decoder 111,112, low-scan shift register 121,122, th column-scan shift register 131,132, the low driver 141,142, the noise-control circuits 151A and 152A, the clock control circuit 161,162, and the pixel 171 for sensitivity comparison / proofreading.

[0031] In this example, it has the same composition as the pixel block 101,102, an address decoder 111,112, low-sc shift register 121,122, the column-scan shift register 131,132, the low driver 141,142, and the circuit element of the same sign in the 1st example indicated to be the clock control circuit 161,162 to drawing 1, respectively, and since the same is said of those functions, below, the detailed explanation about these is omitted below, or it simplifies. Th pixel 171 for sensitivity comparison / proofreading is formed outside the effective pixel field of the pixel array 100, and reads the photo-electric-translation output to the noise-control circuits 151A and 152A based on control of the control section which is not illustrated, respectively at the time of a test. While the noise-control circuits 151A and 152A perform a necessary noise control and generate an output to the photo-electric-translation output from each pixel in the pixel block 101,102 read from each bit line, respectively While comparing the output level in the output amplifier of both the noise-controls circuits 151A and 152A based on the read-out output of the pixel 171 for sensitivity comparison / proofreading and detecting gain dispersion based on control of the control section which is not illustrated It is constituted so that the gain of an output amplifier may be adjusted based on a detection result. [0032] Next, operation of the image sensors of this example is explained with reference to drawing 3. In the pixel block 101,102, like the case of <u>drawing 1</u>, division operation and division read-out are performed, the photo-electri translation output from each pixel is generated according to specification of a row address and a column address, a necessary noise control is performed, respectively and an output is generated in the noise-control circuits 151A and 152A. Under the present circumstances, according to control of the control section which is not illustrated, the existence and the size containing the output amplifier in both the noise-controls circuits 151A and 152A of each gai dispersion can be known by comparing the output level of each output amplifier of the noise-control circuits 151A and 152A based on the output of the pixel 171 for sensitivity comparison / proofreading. According to control of the control section which is not illustrated, based on the detection result of an output level furthermore, by controlling th gain of each output amplifier in both the noise-controls circuits 151A and 152A Gain of both the noise-controls circuits 151A and 152A can be made equal by this As long as the capacity of each pixel which constitutes the pixel

block 101;102 is equal, the output level from both the noise-controls circuits 151A and 152A at the time of an equal optical input level can become equal.

[0033] Thus, since the pixel array and the circumference circuit were divided two and have been arranged in the image sensors of this example While being able to make small delay by the load of wiring in a pixel array, being ab to raise the frame rate of read-out and being able to cut down the design man day of image sensors sharply further While detecting gain dispersion of the amplifier for an output in each noise-control circuit corresponding to the pixe block divided and arranged by preparing the pixel for sensitivity comparison / proofreading to the pixel block divide into two Gain dispersion of both output amplifiers can be amended.

[0034] <> 4th example drawing 4 is the block diagram showing the electric composition of the image sensors which are the 4th example of this invention. As shown in drawing 4, the image sensors of this example The pixel block 101,102,103,104, An address decoder 111,112,113,114 and low-scan shift register 121,122,123,124, The column-scan shift register 131,132,133,134, Outline composition is carried out from the low driver 141,142,143,144, the noise-control circuits 151A, 152A, 153A, and 154A, the clock control circuit 161,162,163,164, and the pixel 171,172,173,174 for sensitivity comparison / proofreading.

[0035] In this example, it has the same composition as the pixel block 101,102,103,104, an address decoder 111.112.113.114, low-scan shift register 121,122,123,124, the column-scan shift register 131,132,133,134, the low driver 141,142,143,144, and the circuit element of the same sign in the 2nd example indicated to be the clock contro circuit 161,162,163,164 to drawing 2, respectively; and the same is said of those functions. The pixel 171,172,173,174 for sensitivity comparison / proofreading is formed outside the effective pixel field of the pixel arr 100, and reads the photo-electric-translation output to the noise-control circuit (151A, 152A) of a couple, (151A, 153A), (152A, 154A), and (153A, 154A) based on control of the control section which is not illustrated, respectivel at the time of a test. The noise-control circuits 151A, 152A, 153A, and 154A While performing a necessary noise control and generating an output to the photo-electric-translation output from each pixel in the pixel block 101,102,103,104 read from each bit line, respectively Based on control of the control section which is not illustrated are based on the read-out output of the pixel 171,172,173,174 for sensitivity comparison / proofreading. Respective The noise-control circuit (151A, 152A) of a couple, (151A, 153A), While comparing the output level in the output amplifier of (153A, 154A), and (152A, 154A) and detecting gain dispersion between a pair each of output amplifier it is constituted so that the gain of both output amplifiers may be adjusted based on a detection result. [0036] Next, operation of the image sensors of this example is explained with reference to drawing 4. In the pixel block 101,102,103,104, like the case of drawing 2, division operation and division read-out are performed, the phot electric-translation output from each pixel is generated according to specification of a row address and a column address, a necessary noise control is performed, respectively and an output is generated in the noise-control circuits 151A, 152A, 153A, and 154A. Under the present circumstances, according to control of the control section which is not illustrated, are based on the read-out output of the pixel 171,172,173,174 for sensitivity comparison / proofreading. By comparing the output level in the output amplifier of the noise-control circuit (151A, 152A) of a couple, (151A, 153A), (152A, 154A), and (153A, 154A), respectively The existence and the size containing the output amplifier in each noise-control circuits 151A, 152A, 153A, and 154A of each gain dispersion can be known. Based on control of the control section which is not illustrated, based on the detection result of an output level furthermore, by controlling the gain of each output amplifier in each noise-control circuits 151A, 152A, 153A, and 154A Gain of each noise-control circuits 151A, 152A, 153A, and 154A can be made equal. by this As long as the capacity of each pixel which constitutes the pixel block 101,102,103,104 is equal, the output level from each noisecontrol circuits 151A, 152A, 153A, and 154A at the time of an equal optical input level can become equal. [0037] Thus, since the pixel array and the circumference circuit have been quadrisected and arranged in the image sensors of this example While delay by the load of wiring in a pixel array can small-**, being able to raise the frame rate of read-out and being able to cut down the design man day of image sensors sharply further By preparing the pixel for sensitivity comparison / proofreading every two pixel blocks to the quadrisected pixel block While detecting gain dispersion of the amplifier for an output in each noise-control circuit corresponding to the pixel block divided and arranged, gain dispersion of both output amplifiers can be amended.

[0038] <> 5th example drawing 5 is the block diagram showing the electric composition of the image sensors which are the 5th example of this invention. As shown in drawing 5, outline composition of the image sensors of this example is carried out from the pixel block 101,102, an address decoder 111,112, low-scan shift register 121,122, the column-scan shift register 131,132, the low driver 141,142, the noise-control circuit 151,152, the clock control circuit 161,162, and the analog-to-digital (A/D) converter 181,182.

[0039] In this example, it has the same composition as the circuit element of the same sign in the 1st example indicated to be the pixel block 101,102, an address decoder 111,112, low-scan shift register 121,122, the column-sc shift register 131,132, the low driver 141,142, the noise-control circuit 151,152, and the clock control circuit 161,16

to <u>drawing 1</u>, respectively, and the same is said of those functions. A/D converter 181,182 is read from the pixel block 101,102 for every column, respectively, and changes and outputs the output which consists of an analog signa which had the noise control performed in the noise-control circuit 151,152 to a digital signal.

[0040] Next, operation of the image sensors of this example is explained with reference to <u>drawing 5</u>. In the pixel block 101,102, like the case of <u>drawing 1</u>, division operation and division read-out are performed, the photo-electri translation output from each pixel is generated according to specification of a row address and a column address, a necessary noise control is performed, respectively and an output is generated in the noise-control circuit 151,152. A converter 181,182 changes and outputs the output which consists of an analog signal from the noise-control circuit 151,152, respectively to a digital signal.

[0041] In the visual equipment using image sensors, by taking about analog signal wiring for a long time, possibility of being influenced of the noise mixed from gain dispersion, a power supply, a circumference circuit of an output amplifier, etc. may become high, and may cause dispersion in an image output level, and noise. Then, an A/D converter is set near the pixel array, and a noise can be reduced, while leading about of an analog signal will decrea and a possibility of producing dispersion in an image output level will decrease, if the output which consists of an analog signal from a noise-control circuit is changed into a digital signal and it is made to output it.

[0042] Thus, since the pixel array and the circumference circuit were divided two and have been arranged in the

[0042] Thus, since the pixel array and the circumference circuit were divided two and have been arranged in the image sensors of this example While being able to make small delay by the load of wiring in a pixel array, being ab to raise the frame rate of read-out and being able to cut down the design man day of image sensors sharply further Since the A/D converter was prepared in the noise-control circuit output and the image-sensors output was digital-signal-ized, level dispersion and the noise in an image output can be reduced.

[0043] <> 6th example drawing 6 is the block diagram showing the electric composition of the image sensors which are the 6th example of this invention. As shown in drawing 6, the image sensors of this example The pixel block 101,102,103,104, An address decoder 111,112,113,114 and low-scan shift register 121,122,123,124, The column-scan shift register 131,132,133,134, Outline composition is carried out from the low driver 141,142,143,144, the noise-control circuit 151,152,153,154, the clock control circuit 161,162,163,164, and the analog-to-digital (A/D) converter 181,182,183,184.

[0044] In this example, it has the same composition as the pixel block 101,102,103,104, an address decoder 111,112,113,114, low-scan shift register 121,122,123,124, the column-scan shift register 131,132,133,134, the low driver 141,142,143,144, and the circuit element of the same sign in the 2nd example indicated to be the clock contro circuit 161,162,163,164 to drawing 2, respectively, and the same is said of those functions. A/D converter 181,182,183,184 is read from the pixel block 101,102,103,104 for every column, respectively, and changes and outputs the output which consists of an analog signal which had the noise control performed in the noise-control circuit 151,152,153,154 to a digital signal.

[0045] Next, operation of the image sensors of this example is explained with reference to <u>drawing 6</u>. In the pixel block 101,102,103,104, like the case of <u>drawing 2</u>, division operation and division read-out are performed, a photoelectric-translation output is generated from each pixel according to specification of a row address and a column address, a necessary noise control is performed, respectively and an output is generated in the noise-control circuit 151,152,153,154. A/D converter 181,182,183,184 changes and outputs the output which consists of an analog signa from the noise-control circuit 151,152,153,154, respectively to a digital signal.

[0046] In the visual equipment using image sensors, by taking about analog signal wiring for a long time, possibility of being influenced of the noise mixed from gain dispersion, a power supply, a circumference circuit of an output amplifier, etc. may become high, and may cause dispersion in an image output level, and noise. Then, an A/D converter is set near the pixel array, and a noise can be reduced, while leading about of an analog signal will decrea and a possibility of producing dispersion in an image output level will decrease, if the output which consists of an analog signal from a noise-control circuit is changed into a digital signal and it is made to output it.

[0047] Thus, since the pixel array and the circumference circuit have been quadrisected and arranged in the image sensors of this example While being able to make small delay by the load of wiring in a pixel array, being able to raise the frame rate of read-out and being able to cut down the design man day of image sensors sharply further Sinc the A/D converter was prepared in the noise-control circuit output and the image-sensors output was digital-signalized, level dispersion and the noise in an image output can be reduced.

[0048] <> 7th example drawing 7 is drawing explaining the manufacture method of the image sensors which are the 7th example of this invention. As opposed to the patterns 19A and 19B of the pixel block with which the mask 21 fo exposure of this example arranged two or more pixels to two dimensions at the horizontal direction and the perpendicular direction as shown in drawing 7 (a) The pattern 20A1 of the circumference circuit by the side of a tra which corresponds in the same subscript, and 20B1 The pattern which has arranged on the outside by the side of the train of the patterns 19A and 19B of a pixel block, respectively, and has arranged the pattern 20A2 of the

circumference circuit by the side of a line and 20 B-2 on the outside by the side of the line of the patterns 19A and 19B of a pixel block, respectively is formed on one mask.

[0049] Pattern 19A of a pixel block here It is a thing corresponding to the pixel block 101 in the case of the 1st example, for example, the pattern 20A1 of a circumference circuit For example, it is a thing containing the pattern of the address decoder 111 in the case of the 1st example, low-scan shift register 111, the low driver 141, and the clock control circuit 161. The pattern of the circumference circuit 20A2 contains the pattern of the column-scan shift register 131 in the case of the 1st example, and the noise-control circuit 151. The same is said of the relation betwee pattern 19B of other pixel blocks, and the pattern 20B1 of a circumference circuit and 20 B-2. Moreover, it is the same when the composition of a circumference circuit is a thing corresponding to the 3rd example and the 5th example.

[0050] The circuit design and mask layout in this case For example, after carrying out only to pattern 19A of a pixel block, the pattern 20A1 of a circumference circuit, and 20A2, By what reversed pattern 19A of a pixel block, the pattern 20A1 of a circumference circuit, and the pattern that consists of 20A2 right and left A mask 21 is created by forming pattern 19B of a pixel block, and the pattern 20B1 of a circumference circuit and 20 B-2, and arranging in t position where pattern 19B of a pixel block of this adjoins the right-hand side of pattern 19A of a pixel block. [0051] thus, in manufacturing image sensors using the created mask 21 As shown in drawing 7 (b), by performing o exposure on a silicon substrate using a mask 21 The pixel array 220 the pixel blocks 22A and 22B come [pixel] to connect, Since exposure of the image-sensors substrate 24 by which a circumference circuit (23A1, 23A2), and (23B1, 23 B-2) have been arranged, respectively is carried out to the circumference of each pixel blocks 22A and 22 Henceforth, the chip of image sensors can be manufactured by processing common knowledge, such as developmen [0052] Thus, by the manufacture method of the image sensors of this example, since the mask for exposure is create with one pixel block, the circuit design to the circumference circuit, the pattern formed of mask layout, and the pattern which reversed and formed this pattern in right and left and an image-sensors substrate is manufactured by one exposure with this mask for exposure, a man day required for the circuit design and mask layout of image senso is reducible.

[0053] <> Octavus example drawing 8 is drawing explaining the manufacture method of the image sensors which a the octavus examples of this invention. As opposed to the patterns 19A, 19B, 19C, and 19D of the pixel block with which mask 21A for exposure of this example arranged two or more pixels to two dimensions at the horizontal direction and the perpendicular direction as shown in drawing 8 (a) The pattern 20A1 of the circumference circuit b the side of a train which corresponds in the same subscript, 20B1, 20C1, and 20D1 It arranges on the outside by the side of the train of the patterns 19A, 19B, 19C, and 19D of a pixel block, respectively. The pattern which has arranged the pattern 20A2 of the circumference circuit by the side of a line, 20 B-2, 20C2, and 20D2 on the outside the side of the line of the patterns 19A, 19B, 19C, and 19D of a pixel block, respectively is formed on one mask. [0054] Pattern 19A of a pixel block here It is a thing corresponding to the pixel block 101 in the case of the 2nd example, for example, the pattern 20A1 of a circumference circuit For example, it is a thing containing the pattern of the address decoder-1-1-in-the-case of the 2nd example, low-scan-shift register 121, the low driver 141, and the cloccontrol-circuit-161. The pattern of the circumference circuit 20A2 contains-the-pattern-of-the-column-scan-shift register=13-1=in-the-case-of the-2nd-example, and the noise-control-circuit=15-1. The same is said of the relation between the patterns 19B, 19C, and 19D of other pixel blocks, the pattern (20B1, 20 B-2) of a circumference circuit, (20C1, 20C2), and (20D1, 20D2). Moreover, it is the same when the composition of a circumference circuit is a thing corresponding to the 4th example and the 6th example.

[0055] The circuit design and mask layout in this case For example, after carrying out only to pattern 19A of a pixel block, the pattern 20A1 of a circumference circuit, and 20A2, By what reversed pattern 19A of a pixel block, the pattern 20A1 of a circumference circuit, and the pattern that consists of 20A2 right and left Pattern 19B of a pixel block, and the pattern 20B1 of a circumference circuit and 20 B-2 are formed. This is arranged in the position where pattern 19B of a pixel block adjoins the right-hand side of pattern 19A of a pixel block. By what reversed pattern 19 of a pixel block, the pattern 20A1 of a circumference circuit, and the pattern that consists of 20A2 up and down Pattern 19C of a pixel block, and the pattern 20C1 of a circumference circuit and 20C2 are formed. ****** is arranged in the position where pattern 19C of a pixel block adjoins the pattern 19A bottom of a pixel block. Pattern 19A of a pixel block, the pattern 20A1 of a circumference circuit, and the pattern that consists of 20A2 by right and left and the thing which was reversed up and down Pattern 19D of a pixel block, and the pattern 20D1 of a circumference circuit and 20D2 are formed. Mask 21A for exposure is produced by arranging ****** in the positio where pattern 19D of a pixel block adjoins pattern 19B [side / lower right / of pattern 19A of a pixel block] of a pixel block, and pattern 19C of a pixel block.

[0056] thus, in manufacturing image sensors using the created mask for exposure As shown in drawing 8 (b), by performing one exposure on a silicon substrate using mask 21A The pixel array 221 the pixel blocks 22A, 22B, 22C

and 22D come [pixel] to connect, Around each pixel blocks 22A, 22B, 22C, and 22D, respectively A circumferenc circuit (23A1, 23A2), Since exposure of image-sensors substrate 24A by which (23B1, 23 B-2), (23C1, 23C2), and (23D1, 23D2) have been arranged is performed, the chip of image sensors can be henceforth manufactured by processing common knowledge, such as development.

[0057] thus, by the manufacture method of the image sensors of this example One pixel block, the circuit design to the circumference circuit, and the pattern formed of mask layout, With the pattern which reversed and formed this pattern in right and left, the pattern which reversed up and down and was formed, and the pattern which reversed up and down with right and left, and was formed Since the mask for exposure is created and an image-sensors substrate is manufactured by one exposure with this mask for exposure, a man day required for the circuit design and mask layout of image sensors is reducible.

[0058] <u>Drawing 9</u> is drawing explaining the manufacture method of the image sensors which are the 9th example of this invention. Pattern 25A of a pixel block which arranged two or more pixels as show the mask for exposure of thi example to drawing 9 (a) to two dimensions at the horizontal direction and the perpendicular direction, Mask 27A which has the pattern which consists of a pattern 26A1 of the circumference circuit by the side of a train, and a patte 26A2 of the circumference circuit by the side of a line, It consists of mask 27B which has the pattern which consists of pattern 25B of a pixel block which arranged two or more pixels as shown in <u>drawing 9</u> (b) to two dimensions at t horizontal direction and the perpendicular direction, and the pattern 26B1 of the circumference circuit by the side of train and pattern 26 B-2 of the circumference circuit by the side of a line.

[0059] Pattern 25A of a pixel block here It is a thing corresponding to the pixel block 101 in the case of the 1st example, for example, the pattern 26A1 of a circumference circuit For example, it is a thing containing the pattern which consists of the address decoder 111 in the case of the 1st example, low-scan shift register 121, a low driver 141, and a clock control circuit 161. The pattern 26A2 of a circumference circuit contains the column-scan shift register 131 in the case of the 1st example, and the pattern which consists of a noise-control circuit 151. The same is said of the relation between pattern 25B of other pixel blocks, and the pattern 26B1 of a circumference circuit and 2 B-2. Moreover, it is the same when the composition of a circumference circuit is a thing corresponding to the 3rd example and the 5th example.

[0060] It carries out only to pattern 25A of a pixel block, the pattern 26A1 of a circumference circuit, and 26A2, ma 27A is created, and the circuit design and mask layout in this case create mask 27B which has pattern 25B of a pixe block, the pattern 26B1 of a circumference circuit, and the pattern that consists of 26 B-2 by what reversed the pattern of mask 27A right and left.

[0061] thus, in manufacturing image sensors using the produced mask for exposure By using Masks 27A and 27B, and performing two exposure on a silicon substrate, performing alignment one by one, as shown in drawing 9 (c) While the pixel blocks 28A and 28B are connected [right and left] and form the pixel array 280 Since exposure of the image-sensors substrate 30 by which a circumference circuit (29A1, 29A2), and (29B1, 29 B-2) have been arranged, respectively is carried out to the circumference of each pixel blocks 28A and 28B Henceforth, the chip of image sensors can be manufactured by processing common knowledge, such as development.

[0062] thus, by the manufacture method of the image sensors of this example One pixel block, the circuit design on to the circumference circuit, and the mask for exposure created with the pattern formed by mask layout, Since an image-sensors substrate is manufactured by performing two exposure one by one using the mask for exposure create with the pattern which reversed and formed this pattern in right and left, carrying out alignment A man day required for the circuit design and mask layout of image sensors is reducible. Moreover, by the manufacture method of the image sensors of this example, since two exposure is performed using two masks for exposure and the chip of one image sensors is created, the image sensors of a twice [a maximum of] as many area scale as this can be manufactured to the area which can be exposed with one mask for exposure.

[0063] <u>Drawing 10</u> is drawing explaining the manufacture method of the image sensors which are the 10th example of this invention. Pattern 25A of a pixel block which arranged two or more pixels as show the mask for exposure of this example to drawing 10 (a) to two dimensions at the horizontal direction and the perpendicular direction, Mask 27A which has the pattern which consists of a pattern 26A1 of the circumference circuit by the side of a train, and a pattern 26A2 of the circumference circuit by the side of a line, Pattern 25B of a pixel block which arranged two or more pixels as shown in this drawing (b) to two dimensions at the horizontal direction and the perpendicular direction, Mask 27B which has the pattern which consists of a pattern 26B1 of the circumference circuit by the side a train, and pattern 26 B-2 of the circumference circuit by the side of a line, Pattern 25C of a pixel block which arranged two or more pixels as shown in this drawing (c) to two dimensions at the horizontal direction and the perpendicular direction, Mask 27C which has the pattern which consists of a pattern 26C1 of the circumference circuit by the side of a line, It consists of mask 27D which has the pattern which consists of pattern 25D of a pixel block which arranged two or more pixels as show

in this drawing (d) to two dimensions at the horizontal direction and the perpendicular direction, and the pattern 26D of the circumference circuit by the side of a train and the pattern 26D2 of the circumference circuit by the side of a line.

[0064] Pattern 25A of a pixel block here It is a thing corresponding to the pixel block 101 in the case of the 2nd example, for example, the pattern 26A1 of a circumference circuit For example, it is a thing containing the pattern which consists of the address decoder 111 in the case of the 2nd example, low-scan shift register 121, a low driver 141, and a clock control circuit 161. The pattern 26A2 of a circumference circuit contains the column-scan shift register 131 in the case of the 2nd example, and the pattern which consists of a noise-control circuit 151. The same i said of the relation between the patterns 25B, 25C, and 25D of other pixel blocks, the pattern (26B1, 26B-2) of a circumference circuit, (26C1, 26C2), and (26D1, 26D2). Moreover, it is the same when the composition of a circumference circuit is a thing corresponding to the 4th example and the 6th example.

[0065] Perform the circuit design and mask layout in this case only to pattern 25A of a pixel block, the pattern 26A1 of a circumference circuit, and 26A2, and they create mask 27A. Mask 27B which has pattern 25B of a pixel block, the pattern 26B1 of a circumference circuit, and the pattern that consists of 26B-2 by what reversed the pattern of mask 27A right and left is produced. Mask 27C which has pattern 25C of a pixel block, the pattern 26C1 of a circumference circuit, and the pattern that consists of 26C2 by what reversed the pattern of mask 27A up and down created. Mask 27D which has pattern 25D of a pixel block, the pattern 26D1 of a circumference circuit, and the pattern that consists of 26D2 by what reversed the pattern of mask 27A up and down with right and left is created. [0066] thus, in manufacturing image sensors using the created mask for exposure By using Masks 27A, 27B, 27C, and 27D, and performing four exposure on a silicon substrate, performing alignment one by one, as shown in this drawing (e) While the pixel blocks 28A, 28B, 27C, and 27D are connected [upper and lower sides / right-and-left] and form the pixel array 281 Around each pixel blocks 28A, 28B, 27C, and 27D, respectively A circumference circu (29A1, 29A2), Since exposure of image-sensors substrate 30A by which (29B1, 29 B-2), (29C1, 29C2), and (29D1, 29D2) have been arranged is performed, the chip of image sensors can be henceforth manufactured by processing common knowledge, such as development.

[0067] thus, by the manufacture method of the image sensors of this example One pixel block, the circuit design to the circumference circuit, and the mask for exposure created with the pattern formed by mask layout, The mask for exposure created with the pattern which reversed and formed this pattern in right and left, By performing four exposure one by one using the mask for exposure created with the pattern which reversed up and down and was formed, and the mask for exposure created with the pattern which reversed up and down with right and left, and was formed, carrying out alignment Since an image-sensors substrate is manufactured, a man day required for the circuit design and mask layout of image sensors is reducible. Moreover, by the manufacture method of the image sensors of this example, since four exposure is performed using four masks for exposure and the chip of one image sensors is created, the image sensors of an a maximum of 4 times as many area scale as this can be manufactured to the area which can be exposed with one mask for exposure.

[0068] As mentioned above, although the example of this invention has been explained in full detail with the drawin concrete composition was not restricted to this example, and even if there is change of a design of the range which does not deviate from the summary of this invention, it is included in this invention. For example, you may make it make each pixel block and each circumference circuit operate sequentially at time which may be operated simultaneously or is different, respectively. According to the latter method, the power for operating image sensors c be reduced. As a pixel for sensitivity comparison / proofreading, the pixel within each pixel block is used, the output of a noise-control circuit based on this pixel is measured, and dispersion is detected, it may be made to amend gain both output amplifiers so that an output may become equal, and it becomes unnecessary moreover, to prepare the pixel for sensitivity comparison / proofreading, and its control circuit outside an effective pixel field according to the method.

[0069]

[Effect of the Invention] according to [as explained above] the image sensors of this invention -- a pixel array and circumference circuit -- 2 -- since it has divided, or quadrisected and arranged, delay by the load of wiring in a pixel array can be made small, the frame rate of read-out can be raised, and the design man day of image sensors can be c down further sharply Furthermore, gain dispersion can be amended while detecting gain dispersion of the amplifier for an output in each noise-control circuit corresponding to the pixel block divided and arranged in the pixel array since the pixel for sensitivity comparison / proofreading was prepared to two division or the quadrisected pixel bloc Moreover, a noise can be reduced, while leading about of an analog signal decreases and a possibility of producing level dispersion in an image output decreases, since the A/D converter was prepared in the noise-control circuit outp and the image-sensors output was digital-signal-ized. Moreover, since the chip of one image sensors is manufacture by performing 2 times or four exposure using two sheets or four masks for exposure, the image sensors of a twice [

maximum of] or 4 times as many area scale as this can be manufactured to the area which can be exposed with one mask for exposure.
[Translation done.]

.

•

·

.

•

PAT-NO:

JP02000152085A

DOCUMENT-IDENTIFIER:

JP 2000152085 A

TITLE:

IMAGE SENSOR AND ITS PRODUCTION

PUBN-DATE:

May 30, 2000

INVENTOR-INFORMATION:

COUNTRY

MURAMATSU, YOSHITOKU

N/A

ASSIGNEE - INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO:

JP10318117

APPL-DATE:

November 9, 1998

INT-CL (IPC): H04N005/335, H01L027/146, G06F017/50

ABSTRACT:

PROBLEM TO BE SOLVED: To divide a pixel array and a peripheral circuit into two or four to arrange them in this image sensor.

SOLUTION: In this image sensor, two pixel blocks 101 or the like where

pixels are arrayed two-dimensionally in the row direction and the column

direction are continuously arrayed in the row direction or the column direction

to form a pixel array 100, and a row scan shift register 121, a row driver 141,

etc., which select read rows of plural pixels forming the pixel block in the

column direction are arranged along the outside of rows of each pixel block,

and a column scan shift register 131, etc., which selects

output columns of plural pixels forming the pixel blocks in the row direction are arranged along the outside of rows of the each pixel block, and a noise control circuit 151, etc., which controls the noise of the pixel output in each output column are arranged adjacently to the column scan shift register.

COPYRIGHT: (C) 2000, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-152085 (P2000-152085A)

(43)公開日 平成12年5月30日(2000.5.30)

(51) Int.Cl.7		識別記号	FΙ			・テーマコード(参考)
H04N	5/335		H04N	5/335	E	4M118
					Z	5B046
HO1L :	27/146		H01L	27/14	Α	5 C 0 2 4
# G06F	17/50		G 0 6 F	15/60	658B	

審査請求 有 請求項の数9 OL (全 17 頁)

(21)出願番号 特願平10-318117

(22)出願日 平成10年11月9日(1998.11.9)

(71)出額人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 村松 良徳

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100099830

弁理士 西村 征生

Fターム(参考) 4M118 AA05 AA10 AB01 BA14 EA01

FA06 FA50

5B046 AA08 BA05

50024 CA05 CA31 CA33 FA01 FA11


GA31 HA18 JA09 JA10

(54) 【発明の名称】 イメージセンサ及びその製作方法

(57)【要約】

【課題】 イメージセンサにおいて、ピクセルアレイと 周辺回路を、2分割又は4分割して配置できるようにす る。

【解決手段】 開示されるイメージセンサは、ピクセルを行方向と列方向とに二次元に配列したピクセルブロック101等を、行方向又は列方向に2個連接して配列してピクセルアレイ100を形成し、ピクセルブロックを形成する複数のピクセルの読み出し行を列方向に選択するロウースキャンシフトレジスタ121,ロウドライバ141等を各ピクセルブロックの列側の外側に沿って配置し、ピクセルブロックを形成する複数のピクセルの出力列を行方向に選択するカラムースキャンシフトレジスタ131等を各ピクセルブロックの行側の外側に沿って配置するとともに、出力列ごとにピクセル出力の雑音制御を行う雑音制御回路151等をカラムースキャンシフトレジスタに隣接して配置したものである。



【特許請求の範囲】

【請求項1】 複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックを、前記行方向又は列方向に2個連接して配列してピクセルアレイを形成するとともに、該ピクセルブロックを形成する複数のピクセルの読み出し行を列方向に選択するロウ選択手段を各ピクセルブロックの列側の外側に沿って配置し、該ピクセルブロックを形成する複数のピクセルの出力列を行方向に選択するカラム選択手段を各ピクセルブロックの行側の外側に沿って配置するとともに、該出力列ごとにピク 10セル出力の雑音制御を行う雑音制御手段を前記カラム選択手段ごとに隣接して配置したことを特徴とするイメージセンサ。

【請求項2】 複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックを、前記行方向及び列方向に2個ずつ連接して配列してピクセルアレイを形成するとともに、該ピクセルブロックを形成する複数のピクセルの読み出し行を列方向に選択するロウ選択手段を各ピクセルブロックの列側の外側に沿って配置し、該ピクセルブロックを形成する複数のピクセルの出力列を行20方向に選択するカラム選択手段を各ピクセルブロックの行側の外側に沿って配置するとともに、該出力列ごとにピクセル出力の雑音制御を行う雑音制御手段を前記カラム選択手段ごとに隣接して配置したことを特徴とするイメージセンサ。

【請求項3】 前記行方向及び/又は列方向に連接する 2個のピクセルブロックごとに、感度比較・較正用ピクセルを設け、該感度比較・較正用ピクセルに基づく両ピクセルブロックの雑音制御手段の出力を比較することによって、該両雑音制御手段の出力増幅器の利得ばらつき 30を検出するように構成したことを特徴とする請求項1又は2記載のイメージセンサ。

【請求項4】 前記利得ばらつきの検出結果に基づいて、前記両雑音制御手段の出力増幅器の利得ばらつきを補正するように構成したことを特徴とする請求項3記載のイメージセンサ。

【請求項5】 前記各雑音制御手段の出力側に該雑音制御手段からのアナログ信号からなる出力をディジタル信号に変換するアナログディジタル変換手段を設けたことを特徴とする請求項1又は2記載のイメージセンサ。

【請求項6】 複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックのパターンに対して、該ピクセルブロックの列側の外側に沿って列側の周辺回路のパターンを配置し、該ピクセルブロックの行側の外側に沿って行側の周辺回路のパターンを配置した第1のパターンと、該第1のパターンを行方向又は列方向に反転した第2のパターンとを、該両パターンにおける前記各ピクセルブロックのパターンが、行方向又は列方向に連接して配列してピクセルアレイのパターンを形成するように配置した露光用マスクを用いて基板上に露光を行

うことによって、該基板上にイメージセンサを形成する ことを特徴とするイメージセンサの製作方法。

【請求項7】 複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックのパターンに対して、該ピクセルブロックの列側の外側に沿って列側の周辺回路のパターンを配置し、該ピクセルブロックの行側の外側に沿って行側の周辺回路のパターンを配置した第1のパターンと、該第1のパターンを行方向に反転した第2のパターンと、該第1のパターンを行方向に反転した第3のパターンと、該第1のパターンを行方向及び列方向に反転した第4のパターンとを、該各パターンにおける前記各ピクセルブロックのパターンが、行方向及び列方向に連接して配列してピクセルアレイのパターンを形成するように配置した露光用マスクを用いて基板上に露光を行うことによって、該基板上にイメージセンサを形成することを特徴とするイメージセンサの製作方法。

【請求項8】 複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックのパターンに対して、該ピクセルブロックの列側の外側に沿って列側の周辺回路のパターンを配置し、該ピクセルブロックの行側の外側に沿って行側の周辺回路のパターンを配置して形成した第1のパターンを有する露光用マスクとを開いて、該両露光用マスクによる前記両ピクセルブロックのパターンが、行方向または列方向に連接して配列してピクセルアレイのパターンを形成するように1つの基板上に順次露光を行うことによって、該基板上にイメージセンサを形成することを特徴とするイメージセンサの製作方法。

【請求項9】 複数のピクセルを行方向と列方向とに二 次元に配列したピクセルブロックのパターンに対して、 該ピクセルブロックの列側の外側に沿って列側の周辺回 路のパターンを配置し、該ピクセルブロックの行側の外 側に沿って行側の周辺回路のパターンを配置した第1の パターンを有する露光用マスクと、該第1のパターンを 行方向に反転した第2のパターンを有する露光用マスク と、該第1のパターンを列方向に反転した第3のパター ンを有する露光用マスクと、該第1のパターンを行方向 及び列方向に反転した第4のパターンを有するた露光用 マスクとを用いて、該各露光用マスクによる前記各ピク セルブロックのパターンが、行方向及び列方向に連接し て配列してピクセルアレイのパターンを形成するように 1つの基板上に順次露光を行うことによって、該基板上 にイメージセンサを形成することを特徴とするイメージ センサの製作方法。

【発明の詳細な説明】

[0001]

40

各ピクセルブロックのパターンが、行方向又は列方向に 【発明の属する技術分野】この発明は、CMOS (Coml 連接して配列してピクセルアレイのパターンを形成する ementary Metal Oxide Semiconductor)型イメージセン ように配置した露光用マスクを用いて基板上に露光を行 50 サに係り、特に、受光部と周辺回路を、それぞれ分割し て形成することによって、性能を向上するとともに設計 工数を大幅に削減した、イメージセンサ及びその製作方 法に関する。

[0002]

【従来の技術】従来のCMOS型イメージセンサは、-体化して形成された受光部に対して、一組だけの周辺回 路を備える構成を有していた。図9は、従来のCMOS 型イメージセンサの構成を示す図である。ピクセルアレ イ10は、フォトダイオードを含む単位のピクセルを、 複数個、基板平面上にマトリクス状に配列して構成した 10 ものである。外部からのアドレス信号に応じて、アドレ スデコーダ11によって、ロウ(行)方向とカラム (列)方向の先頭アドレスを生成して、ロウースキャン シフトレジスタ12と、カラムースキャンシフトレジス タ13とに供給する。そして、クロックに応じて、ロウ ースキャンシフトレジスタ12で、垂直方向の先頭アド レスから、順次シフトするロウアドレスを生成して、ロ ウドライバ14によって、ピクセルアレイ10におけ る、ロウアドレスに対応するワード線を駆動する。一 方、クロックに応じて、カラムースキャンシフトレジス 20 タ13によって、水平方向の先頭アドレスから、順次シ フトするカラムアドレスを生成して、ピクセルアレイ1 0における、カラムアドレスに対応するビット線を駆動 する。これによって、ピクセルアレイ10における、ロ ウアドレスとカラムアドレスで指定されたピクセルにお いて、フォトダイオードで発生した光電変換出力に対し て、雑音制御回路15によって、所要の雑音制御を行っ て出力を発生する。クロック制御回路16は、外部から のクロック信号に応じて、アドレスデコーダ11,ロウ ースキャンシフトレジスタ12,カラムースキャンシフ 30 トレジスタ13に対して、所要のクロックを供給する。 【0003】このように、従来のイメージセンサでは、 ピクセルアレイとその周辺回路とを一組だけ有し、選択 された任意のロウアドレス及びカラムアドレスに従って 指定されたフォトダイオードで発生した、アナログ信号 からなる光電変換出力が、雑音制御回路を経て、順次、 外部に出力されるように構成されていた。

[0004]

【発明が解決しようとする課題】ところで、イメージセンサにおいて光電変換機能を受け持つピクセルアレイは、画質向上のために、画素数を増加することが要求されており、そのため、ピクセルアレイを搭載する半導体チップは、ピクセル数の増加に伴って、次第に大規模化している。しかしながら、チップ規模が大きくなるに伴って、基板上におけるピクセルアレイの配線負荷の影響が大きくなり、そのため、イメージセンサとしての動作速度が低下して、結果的にフームレートを下げなければならなくなるという問題がある。また、大規模チップの場合、回路設計及び基板露光用マスクのレイアウトのための工数が著しく増大するという問題がある。

【0005】この発明は、上述の事情に鑑みてなされたものであって、回路設計及びマスクレイアウトのための工数を削減することができるとともに、基板上の配線負荷を小さくすることが可能な、CMOS型イメージセンサを提供することを目的としている。

[0006]

【課題を解決するための手段】上記課題を解決するため、請求項1記載の発明は、イメージセンサに係り、複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックを、上記行方向又は列方向に2個連接して配列してピクセルアレイを形成するとともに、該ピクセルブロックを形成する複数のピクセルの読み出し行を列方向に選択するロウ選択手段を各ピクセルブロックの列側の外側に沿って配置し、該ピクセルブロックを形成する複数のピクセルの出力列を行方向に選択するカラム選択手段を各ピクセルブロックの行側の外側に沿って配置するとともに、該出力列ごとにピクセル出力の雑音制御を行う雑音制御手段を上記カラム選択手段ごとに隣接して配置したことを特徴としている。

【0007】請求項2記載の発明は、イメージセンサに係り、複数のピクセルを行方向と列方向とに二次元に配列したピクセルブロックを、上記行方向及び列方向に2個ずつ連接して配列してピクセルアレイを形成するとともに、該ピクセルブロックを形成する複数のピクセルの読み出し行を列方向に選択するロウ選択手段を各ピクセルブロックの列側の外側に沿って配置し、該ピクセルブロックを形成する複数のピクセルの出力列を行方向に選択するカラム選択手段を各ピクセルブロックの行側の外側に沿って配置するとともに、該出力列ごとにピクセル出力の雑音制御を行う雑音制御手段を上記カラム選択手段ごとに隣接して配置したことを特徴としている。

【0008】請求項3記載の発明は、請求項1又は2記載のイメージセンサに係り、上記行方向及び/又は列方向に連接する2個のピクセルブロックごとに、感度比較・較正用ピクセルを設け、該感度比較・較正用ピクセルに基づく両ピクセルブロックの雑音制御手段の出力増幅器の利得ばらつきを検出するように構成したことを特徴としている。

40 【0009】請求項4記載の発明は、請求項3記載のイメージセンサに係り、上記利得ばらつきの検出結果に基づいて、上記両雑音制御手段の出力増幅器の利得ばらつきを補正するように構成したことを特徴としている。【0010】また、請求項5記載の発明は、請求項1又は2記載のイメージセンサに係り、上記各雑音制御手段の出力側に該雑音制御手段からのアナログ信号からなる出力をディジタル信号に変換するアナログディジタル変換手段を設けたことを特徴としている。

【0011】請求項6記載の発明は、イメージセンサに 50 係り、複数のピクセルを行方向と列方向とに二次元に配

40

列したピクセルブロックのパターンに対して、該ピクセ ルブロックの列側の外側に沿って列側の周辺回路のパタ ーンを配置し、該ピクセルブロックの行側の外側に沿っ て行側の周辺回路のパターンを配置した第1のパターン と、該第1のパターンを行方向又は列方向に反転した第 2のパターンとを、該両パターンにおける上記各ピクセ ルブロックのパターンが、行方向又は列方向に連接して 配列してピクセルアレイのパターンを形成するように配 置した露光用マスクを用いて基板上に露光を行うことに よって、該基板上にイメージセンサを形成することを特 10 徴としている。

【0012】請求項7記載の発明は、イメージセンサに 係り、複数のピクセルを行方向と列方向とに二次元に配 列したピクセルブロックのパターンに対して、該ピクセ ルブロックの列側の外側に沿って列側の周辺回路のパタ ーンを配置し、該ピクセルブロックの行側の外側に沿っ て行側の周辺回路のパターンを配置した第1のパターン と、該第1のパターンを行方向に反転した第2のパター ンと、該第1のパターンを列方向に反転した第3のパタ ーンと、該第1のパターンを行方向及び列方向に反転し 20 た第4のパターンとを、該各パターンにおける上記各ピ クセルブロックのパターンが、行方向及び列方向に連接 して配列してピクセルアレイのパターンを形成するよう に配置した露光用マスクを用いて基板上に露光を行うこ とによって、該基板上にイメージセンサを形成すること を特徴としている。

【0013】請求項8記載の発明は、イメージセンサに 係り、複数のピクセルを行方向と列方向とに二次元に配 列したピクセルブロックのパターンに対して、該ピクセ ルブロックの列側の外側に沿って列側の周辺回路のパタ 30 ーンを配置し、該ピクセルブロックの行側の外側に沿っ て行側の周辺回路のパターンを配置して形成した第1の パターンを有する露光用マスクと、該第1のパターンを 行方向又は列方向に反転した第2のパターンを有する露 光用マスクとを用いて、該両露光用マスクによる上記両 ピクセルブロックのパターンが、行方向または列方向に 連接して配列してピクセルアレイのパターンを形成する ように1つの基板上に順次露光を行うことによって、該 基板上にイメージセンサを形成することを特徴としてい

【0014】請求項9記載の発明は、イメージセンサに 係り、複数のピクセルを行方向と列方向とに二次元に配 列したピクセルブロックのパターンに対して、該ピクセ ルブロックの列側の外側に沿って列側の周辺回路のパタ ーンを配置し、該ピクセルブロックの行側の外側に沿っ て行側の周辺回路のパターンを配置した第1のパターン を有する露光用マスクと、該第1のパターンを行方向に 反転した第2のパターンを有する露光用マスクと、該第 1のパターンを列方向に反転した第3のパターンを有す る露光用マスクと、該第1のパターンを行方向及び列方 50 クのパターンを所要の向きに反転したパターンによって

向に反転した第4のパターンを有するた露光用マスクと を用いて、該各露光用マスクによる上記各ピクセルブロ ックのパターンが、行方向及び列方向に連接して配列し てピクセルアレイのパターンを形成するように1つの基 板上に順次露光を行うことによって、該基板上にイメー ジセンサを形成することを特徴としている。

[0015]

【作用】この発明の構成では、1 チップのピクセルアレ イが、2分割又は4分割されていて、それぞれピクセル ブロックを形成し、各ピクセルブロックにそれぞれに行 方向と列方向のアドレス発生部と読み出し信号に対する 雑音制御回路とを有する周辺回路を備えることによっ て、それぞれ独立に分割動作と分割読み出しを行うの で、ピクセルアレイ内の配線の負荷による遅延を小さく し、読み出しのフレームレートを向上させることができ るとともに、回路設計とマスクレイアウトの工数を大幅 に削減することができる。

【0016】またこの発明の別の構成では、上述の構成 において、さらに、2個のピクセルブロックごとに、感 度比較・較正用ピクセルを設けたことによって、各ピク セルブロックの雑音制御回路内の出力増幅器の利得ばら つきを検出することができるとともに、検出結果に基づ いて各出力増幅器の利得ばらつきを規正することができ

【0017】またこの発明のさらに別の構成では、各ピ クセルブロックごとにアナログディジタル変換器を備え て、それぞれの雑音制御回路の出力をディジタル信号に 変換してから出力するようにしたので、アナログ信号配 線を長く引き回すことに基づく、出力増幅器の利得ばら つきや、電源及び周辺回路部などから混入する雑音を低 減することができる。

【0018】またこの発明の方法では、ピクセルアレイ を2分割または4分割したピクセルブロックごとに、そ れぞれ周辺回路を備えたイメージセンサを製作する際 に、一組のピクセルブロックと周辺回路のみの回路設計 とマスクレイアウト設計のみを行って形成したパターン と、このパターンを所要の向きに反転したパターンとを 用い、各組のパターンを、それぞれのピクセルブロック が連接してピクセルアレイを形成するように配置して作 製した露光用マスクを用いて基板上に露光を行って、イ メージセンサを製作するので、露光用マスクを作成する ための回路設計とマスクレイアウトの工数を削減するこ とができる。

【0019】またこの発明の別の方法では、ピクセルア レイを2分割または4分割したピクセルブロックごと に、それぞれ周辺回路を備えたイメージセンサを製作す る際に、一組のピクセルブロックと周辺回路のみの回路 設計とマスクレイアウト設計のみを行って形成したパタ ーンによって作成した露光用マスクと、この露光用マス 作成した露光用マスクとを用いて、基板上でそれぞれの ピクセルブロックが連接してピクセルアレイを形成する ように位置合わせして露光を行って、イメージセンサを 製作するので、露光用マスクを作成するための回路設計 とマスクレイアウトの工数を削減することができるとと もに、2枚又は4枚の露光用マスクを用いて、2回又は 4回の露光を行うことによって、1つのイメージセンサ のチップを作成するので、1枚の露光用マスクによって 露光可能な面積に対して、最大2倍又は4倍の面積規模 のイメージセンサを製作することができる。

[0020]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態について説明する。説明は、実施例を用い て具体的に行なう。

◇第1実施例

図1は、この発明の第1実施例であるイメージセンサの 電気的構成を示すブロック図である。この例のイメージ センサは、図1に示すように、ピクセルブロック10 1,102と、アドレスデコーダ111,112と,ロ ウースキャンシフトレジスタ121,122と、カラム 20 ースキャンシフトレジスタ131,132と、ロウドラ イバ141,142と、雑音制御回路151,152 と、クロック制御回路161,162とから概略構成さ れている。

【0021】ピクセルブロック101,102は、1チ ップのピクセルアレイを2分割した回路ブロックからな り、一平面上に左右(行方向、以下略す)又は上下(列 方向、以下略す)に連続して並べたときに、ピクセルア レイ100を形成するように、基板のマスクレイアウト 時、又は基板露光時に配置されるが、これらは左右又は 30 上下でそれぞれ独立に分割動作と分割読み出しを行うこ とができるようになっている。アドレスデコーダ11 1,112は、それぞれ外部からのアドレス信号に応じ て、垂直方向(列方向、以下略す)と水平方向(行方 向、以下略す)の先頭アドレスを生成して、ロウースキ ャンシフトレジスタ121,122と、カラムースキャ ンシフトレジスタ131、132に供給する。ロウース キャンシフトレジスタ121,122は、それぞれクロ ックに応じて、垂直方向の先頭アドレスから、順次シフ トするロウアドレスを生成する。ロウドライバ141、 142は、ロウースキャンシフトレジスタ121,12 2からのロウアドレスに応じて、それぞれピクセルプロ ック101,102における、ロウアドレスに対応する ワード線を駆動する。カラムースキャンシフトレジスタ 131, 132は、それぞれクロックに応じて、水平方 向の先頭アドレスから、順次シフトするカラムアドレス を生成して、ピクセルブロック101,102におけ る、カラムアドレスに対応するビット線を駆動する。雑 音制御回路151,152は、それぞれピクセルブロッ

る各ピクセルからの光電変換出力に対して、所要の雑音 制御を行って出力を発生する。クロック制御回路16 1,162は、それぞれ、外部からのクロック信号に応 じて、アドレスデコーダ111,112,ロウースキャ ンシフトレジスタ121,122,カラムースキャンシ フトレジスタ131、132に対して、所要のクロック を供給する。

【0022】次に、図1を参照して、この例のイメージ センサの動作を説明する。ピクセルブロック101,1 10 02では、それぞれクロック制御回路161,162に よって、アドレスデコーダ111,112,ロウースキ ャンシフトレジスタ121,122,カラムースキャン シフトレジスタ131, 132にクロックを供給するこ とによって、アドレスデコーダ111,112で生成さ れた、ピクセルブロック101,102における、垂直 方向と水平方向の先頭アドレスに応じて、ロウースキャ ンシフトレジスタ121,122において、それぞれク ロックに応じて、垂直方向の先頭アドレスから順次シフ トするアドレスを生成して、ロウドライバ141,14 2を介して、ピクセルアレイブロック101,102に おける、ロウアドレスに対応するワード線を駆動し、カ ラムースキャンシフトレジスタ131,132におい て、それぞれクロックに応じて、水平方向の先頭アドレ スから、順次シフトするカラムアドレスを生成して、ピ クセルブロック101,102における、カラムアドレ スに対応するビット線を駆動する。そして、ピクセルブ ロック101,102における、ロウアドレスとカラム アドレスで指定されたピクセルから、ビット線を介して 読み出される光電変換出力に対して、それぞれ雑音制御 回路151,152によって、所要の雑音制御を行って 出力を発生する。

【0023】図示されない外部回路では、例えば1フレ ーム分すなわち、1チップのピクセルアレイ相当のメモ リを備えて、それぞれ雑音制御回路151,152から 出力された、ピクセルブロック101、102に基づく 画像情報を蓄積し、アドレス操作によって、ピクセルブ ロック101,102における、対応するワード線の走 査が水平方向に連続して、順次、垂直方向に行われると ともに、ビット線の読み出しが水平方向に順次、連続し て行われて、1チップのピクセルアレイからの読み出し と同様の出力が得られるように、所要の合成処理を行っ て映像出力を発生する。

【0024】このように、この例のイメージセンサで は、読み出しが、カラム側(又はロウ側)で2分割され るため、ピクセルアレイ内の配線の負荷による遅延が小 さくなるとともに、分割読み出しを行うため、読み出し のフレームレートを向上させることができ、従って、イ メージセンサの性能を向上させることができる。さら に、1チップのピクセルアレイ中の任意の1/2の部分 ク101,102における、各ビット線から読み出され 50 の、回路設計とマスクレイアウトのみを行って、残りの

部分は、例えば左右(又は上下)に反転したパターンを 用意して、マスクレイアウト時または基板露光時に、両 ピクセルブロックが左右、(又は上下)に連続的に並ぶよ うに、2分割した回路ブロックを配置することによっ て、ピクセルアレイを形成するので、イメージセンサの 設計工数を大幅に削減することができる。

【0025】◇第2実施例

図2は、この発明の第2実施例であるイメージセンサの電気的構成を示すブロック図である。この例のイメージセンサは、図2に示すように、ピクセルブロック101、102、103、104と、アドレスデコーダ111、112、113、114と、ロウースキャンシフトレジスタ121、122、123、124と、カラムースキャンシフトレジスタ131、132、133、134と、ロウドライバ141、142、143、144と、雑音制御回路151、152、153、154と、クロック制御回路161、162、163、164とから概略構成されている。

【0026】ピクセルブロック101,102,10 3.104は、1チップのピクセルアレイを4分割した 20 回路ブロックからなり、一平面上に左右、上下に連続し て並べたとき、ピクセルアレイ100Aを形成するよう に、基板のマスクレイアウト時、又は基板露光時に配置 されるが、これらは左右、上下でそれぞれ独立に分割動 作と分割読み出しを行うことができるようになってい る。アドレスデコーダ111, 112, 113, 114 は、それぞれ外部からのアドレス信号に応じて、垂直方 向と水平方向の先頭アドレスを生成して、ロウースキャ ンシフトレジスタ121, 122, 123, 124と、 カラムースキャンシフトレジスタ131,132,13 30 3,134に供給する。ロウースキャンシフトレジスタ 121, 122, 123, 124は、それぞれクロック に応じて、垂直方向の先頭アドレスから、順次シフトす るロウアドレスを生成する。ロウドライバ141,14 2, 143, 144は、ロウースキャンシフトレジスタ 121, 122, 123, 124からのロウアドレスに 応じて、それぞれピクセルブロック101,102,1 03,104における、ロウアドレスに対応するワード 線を駆動する。カラムースキャンシフトレジスタ13 1, 132, 133, 134は、それぞれクロックに応 40 じて、水平方向の先頭アドレスから、順次シフトするカ ラムアドレスを生成して、ピクセルブロック101,1 02,103,104における、カラムアドレスに対応 するビット線を駆動する。雑音制御回路151,15 153, 154は、それぞれピクセルブロック10 1,102,103,104における、各ピット線から 読み出された、各ピクセルの光電変換出力に対して、所 要の雑音制御を行って出力を発生する。クロック制御回 路161, 162, 163, 164は、それぞれ、外部 からのクロック信号に応じて、アドレスデコーダ11

1,112,113,114,ロウースキャンシフトレジスタ121,122,123,124,カラムースキャンシフトレジスタ131,132,133,134に対して、所要のクロックを供給する。

10

【0027】次に、図2を参照して、この例のイメージ センサの動作を説明する。ピクセルブロック101,1 02,103,104では、それぞれクロック制御回路 161, 162, 163, 164によって、アドレスデ コーダ111, 112, 113, 114, ロウースキャ 10 ンシフトレジスタ121,122,123,124,カ ラムースキャンシフトレジスタ131,132,13 3,134にクロックを供給することによって、アドレ スデコーダ111,112,113,114で生成され た、ピクセルブロック101, 102, 103, 104 における、垂直方向と水平方向の先頭アドレスに応じ て、ロウースキャンシフトレジスタ121,122,1 23,124において、それぞれクロックに応じて、垂 直方向の先頭アドレスから順次シフトするロウアドレス を生成して、ロウドライバ141,142,143,1 44を介して、ピクセルブロック101、102、10 3,104における、ロウアドレスに対応するワード線 を駆動し、カラムースキャンシフトレジスタ131,1 32,133,134において、それぞれクロックに応 じて、水平方向の先頭アドレスから、順次シフトするカ ラムアドレスを生成して、ピクセルブロック101,1 02,103,104における、カラムアドレスに対応 するビット線を駆動する。そして、ピクセルブロック1 01, 102, 103, 104における、ロウアドレス とカラムアドレスで指定されたピクセルから、ビット線 を介して読み出された光電変換出力に対して、それぞれ 雑音制御回路151,152,153,154によっ て、所要の雑音制御を行って出力を発生する。

【0028】図示されない外部回路では、例えば1フレ ーム分すなわち、1チップのピクセルアレイ相当のメモ リを備えて、それぞれ雑音制御回路151,152,1 53, 154から出力された、ピクセルブロック10 1,102,103,104に基づく画像情報を蓄積 し、アドレス操作によって、ピクセルブロック101, 102及び103,104における、対応するワード線 の走査が水平方向に連続して、順次、垂直方向に行われ るとともに、ピクセルブロック101,103及び10 2,104における、対応するビット線の走査が垂直方 向に連続して、順次、水平方向に行われて、1チップの ピクセルアレイからの読み出しと同様の出力が得られる ように、所要の合成処理を行って映像出力を発生する。 【0029】このように、この例のイメージセンサで は、読み出しが、カラム側とロウ側とでそれぞれ2分割 されるため、ピクセルアレイ内の配線の負荷による遅延 が小さくなるとともに、分割読み出しを行うため、読み 50 出しのフレームレートを向上させることができ、従っ

て、イメージセンサの性能を向上させることができる。 さらに、1チップのピクセルアレイ中の任意の1/4の 部分の回路設計とマスクレイアウトのみを行って、残り の部分は、例えば左右及び/又は上下に反転したパター ンを用意して、マスクレイアウト時または基板の露光時 に、4個のピクセルブロックが左右,上下に連続的に並 ぶように、4分割した回路ブロックを配置することによ って、ピクセルアレイを形成するので、イメージセンサ の設計工数を大幅に削減することができる。

【0030】◇第3実施例

図3は、この発明の第3実施例であるイメージセンサの 電気的構成を示すブロック図である。この例のイメージ センサは、図3に示すように、ピクセルブロック10 1,102と、アドレスデコーダ111,112と,ロ ウースキャンシフトレジスタ121,122と、カラム ースキャンシフトレジスタ131,132と、ロウドラ イバ141,142と、雑音制御回路151A,152 Aと、クロック制御回路161,162と、感度比較・ 較正用ピクセル171とから概略構成されている。

【0031】この例において、ピクセルブロック10 1,102と、アドレスデコーダ111,112と,ロ ウースキャンシフトレジスタ121,122と、カラム ースキャンシフトレジスタ131,132と、ロウドラ イバ141,142と、クロック制御回路161,16 2とは、それぞれ図1に示された第1実施例における、 同じ符号の回路要素と同じ構成を有し、それらの機能も また同様なので、以下においては、これらについての詳 細な説明を省略し、又は簡略化する。感度比較・較正用 ピクセル171は、ピクセルアレイ100の有効画素領 域外に設けられていて、図示されない制御部の制御に基 30 づいて、テスト時に、その光電変換出力を、それぞれ雑 音制御回路151A,152Aに読み出す。雑音制御回 路151A, 152Aは、それぞれピクセルブロック1 01,102における、各ビット線から読み出される、 各ピクセルからの光電変換出力に対して、所要の雑音制 御を行って出力を発生するとともに、図示されない制御 部の制御に基づいて、感度比較・較正用ピクセル171 の読み出し出力に基づく、両雑音制御回路151A,1 52Aの出力増幅器における、出力レベルの比較を行 い、利得ばらつきを検出するとともに、検出結果に基づ 40 いて出力増幅器の利得を調整するように構成されてい

【0032】次に、図3を参照して、この例のイメージ センサの動作を説明する。ピクセルブロック101,1 02では、図1の場合と同様にして、分割動作と分割読 み出しを行って、ロウアドレスとカラムアドレスの指定 に応じて、各ピクセルからの光電変換出力を発生し、雑 音制御回路151A、152Aでは、これに対して、そ れぞれ所要の雑音制御を行って出力を発生する。この

正用ピクセル171の出力に基づく、雑音制御回路15 **1A,152Aのそれぞれの出力増幅器の出力レベルを** 比較することによって、両雑音制御回路151A,15 2Aにおける、出力増幅器を含むそれぞれの利得ばらつ きの有無と大きさを知ることができる。さらに、図示さ れない制御部の制御に応じて、出力レベルの検出結果に 基づいて、両雑音制御回路151A, 152Aにおけ る、それぞれの出力増幅器の利得を制御することによっ て、両雑音制御回路151A、152Aの利得を等しく 10 することができ、これによって、ピクセルブロック10 1,102を構成する各ピクセルの能力が等しい限り、 等しい光入力レベル時における、両雑音制御回路151 A, 152Aからの出力レベルが等しくなるようにする ことができる。

【0033】このように、この例のイメージセンサで は、ピクセルアレイと周辺回路を、2分割して配置した ので、ピクセルアレイ内の配線の負荷による遅延を小さ くし、読み出しのフレームレートを向上させ、さらに、 イメージセンサの設計工数を大幅に削減することができ 20 るとともに、2分割したピクセルブロックに対して、感 度比較・較正用ピクセルを設けることによって、分割し て配置されたピクセルブロックに対応する各雑音制御回 路内の出力用増幅器の利得ばらつきを検出するととも に、両出力増幅器の利得ばらつきの補正を行うことがで きる。

【0034】◇第4実施例

図4は、この発明の第4実施例であるイメージセンサの 電気的構成を示すブロック図である。この例のイメージ センサは、図4に示すように、ピクセルブロック10 1, 102, 103, 104と、アドレスデコーダ11 1,112,113,114と,ロウースキャンシフト レジスタ121, 122, 123, 124と、カラムー スキャンシフトレジスタ131, 132, 133, 13 4と、ロウドライバ141,142,143,144 と、雑音制御回路151A, 152A, 153A, 15 4Aと、クロック制御回路161,162,163,1 64と、感度比較・較正用ピクセル171,172,1 73,174とから概略構成されている。

【0035】この例において、ピクセルブロック10 1, 102, 103, 104と、アドレスデコーダ11 1, 112, 113, 114と、ロウースキャンシフト レジスタ121, 122, 123, 124と、カラムー スキャンシフトレジスタ131, 132, 133, 13 4と、ロウドライバ141, 142, 143, 144 と、クロック制御回路161,162,163,164 とは、それぞれ図2に示された第2実施例における、同 じ符号の回路要素と同じ構成を有し、それらの機能もま た同様である。感度比較・較正用ピクセル171,17 2,173,174は、ピクセルアレイ100の有効画 際、図示されない制御部の制御に応じて、感度比較・較 50 素領域外に設けられていて、図示されない制御部の制御

に基づいて、テスト時に、その光電変換出力を、それぞ れ一対の雑音制御回路(151A, 152A), (15 1A, 153A), (152A, 154A), (153 A, 154A) に読み出す。雑音制御回路151A, 1 52A, 153A, 154Aは、それぞれピクセルブロ ック101, 102, 103, 104における、各ビッ ト線から読み出される、各ピクセルからの光電変換出力 に対して、所要の雑音制御を行って出力を発生するとと もに、図示されない制御部の制御に基づいて、感度比較 ・較正用ピクセル171,172,173,174の読 10 み出し出力に基づく、それぞれ一対の雑音制御回路(1 51A, 152A), (151A, 153A), (15 3A, 154A), (152A, 154A)の出力増幅 器における、出力レベルの比較を行い、各一対の出力増 幅器の間の利得ばらつきを検出するとともに、検出結果 に基づいて両出力増幅器の利得を調整するように構成さ れている。

【0036】次に、図4を参照して、この例のイメージ センサの動作を説明する。ピクセルブロック101,1 02.103.104では、図2の場合と同様にして、 分割動作と分割読み出しを行って、ロウアドレスとカラ ムアドレスの指定に応じて、各ピクセルからの光電変換 出力を発生し、雑音制御回路151A, 152A, 15 3A, 154Aでは、これに対して、それぞれ所要の雑 音制御を行って出力を発生する。この際、図示されない 制御部の制御に応じて、感度比較・較正用ピクセル17 1,172,173,174の読み出し出力に基づく、 それぞれ一対の雑音制御回路(151A, 152A), (151A, 153A), (152A, 154A),(153A, 154A)の出力増幅器における、出力レ 30 ベルの比較を行うことによって、各雑音制御回路151 A, 152A, 153A, 154Aにおける、出力増幅 器を含むそれぞれの利得ばらつきの有無と大きさを知る ことができる。さらに、図示されない制御部の制御に基 づいて、出力レベルの検出結果に基づいて、各雑音制御 回路151A, 152A, 153A, 154Aにおけ る、それぞれの出力増幅器の利得を制御することによっ て、各雑音制御回路151A, 152A, 153A, 1 54Aの利得を等しくすることができ、これによって、 ピクセルブロック101,102,103,104を構 40 成する各ピクセルの能力が等しい限り、等しい光入力レ ベル時における、各雑音制御回路151A、152A、 153A, 154Aからの出力レベルが等しくなるよう にすることができる。

【0037】このように、この例のイメージセンサでは、ピクセルアレイと周辺回路を、4分割して配置したがで、ピクセルアレイ内の配線の負荷による遅延が小さが少りに言号に変物し、読み出しのフレームレートを向上させ、さらに、イオージセンサの設計工数を大幅に削減することができるを生じる恐れかとともに、4分割したピクセルブロックに対して、2つ50ることができる。

14 のピクセルブロックごとに、感度比較・較正用ピクセル

を設けることによって、分割して配置されたピクセルブロックに対応する各雑音制御回路内の出力用増幅器の利得ばらつきを検出するとともに、両出力増幅器の利得ばらつきの補正を行うことができる。

【0038】◇第5実施例

図5は、この発明の第5実施例であるイメージセンサの 電気的構成を示すブロック図である。この例のイメージ センサは、図5に示すように、ピクセルブロック10 1,102と、アドレスデコーダ111,112と,ロウースキャンシフトレジスタ121,122と、カラムースキャンシフトレジスタ131,132と、ロウドライバ141,142と、雑音制御回路151,152と、クロック制御回路161,162と、アナログディジタル(A/D)変換器181,182とから概略構成されている。

【0039】この例において、ピクセルブロック101,102と、アドレスデコーダ111,112と、ロウースキャンシフトレジスタ121,122と、カラムースキャンシフトレジスタ131,132と、ロウドライバ141,142と、雑音制御回路151,152と、クロック制御回路161,162とは、それぞれ図1に示された第1実施例における、同じ符号の回路要素と同じ構成を有し、それらの機能もまた同様である。A/D変換器181,182は、それぞれピクセルブロック101,102からカラムごとに読み出され、雑音制御回路151,152において雑音制御を行われた、アナログ信号からなる出力を、ディジタル信号に変換して出力する。

【0040】次に、図5を参照して、この例のイメージセンサの動作を説明する。ピクセルブロック101,102では、図1の場合と同様にして、分割動作と分割読み出しを行って、ロウアドレスとカラムアドレスの指定に応じて、各ピクセルからの光電変換出力を発生し、雑音制御回路151,152では、これに対して、それぞれ所要の雑音制御を行って出力を発生する。A/D変換器181,182は、それぞれ雑音制御回路151,152からの、アナログ信号からなる出力を、ディジタル信号に変換して出力する。

【0041】イメージセンサを用いた映像機器において、アナログ信号配線を長く引き回すことによって、出力増幅器の利得ばらつきや、電源及び周辺回路などから混入する雑音の影響を受ける可能性が高くなり、映像出力レベルのばらつきや雑音の原因となる場合がある。そこで、ピクセルアレイの近くにA/D変換器をおいて、雑音制御回路からのアナログ信号からなる出力を、ディジタル信号に変換して出力するようにすれば、アナログ信号の引き回しが少なくなり、映像出力レベルにばらつきを生じる恐れが少なくなるとともに、ノイズを低減することができる。

15

【0042】このように、この例のイメージセンサで は、ピクセルアレイと周辺回路を、2分割して配置した ので、ピクセルアレイ内の配線の負荷による遅延を小さ くし、読み出しのフレームレートを向上させ、さらに、 イメージセンサの設計工数を大幅に削減することができ るとともに、雑音制御回路出力にA/D変換器を設け て、イメージセンサ出力をディジタル信号化したので、 映像出力におけるレベルばらつきとノイズを低減するこ とができる。

【0043】◇第6実施例

図6は、この発明の第6実施例であるイメージセンサの 電気的構成を示すブロック図である。この例のイメージ センサは、図6に示すように、ピクセルブロック10 1, 102, 103, 104と、アドレスデコーダ11 1, 112, 113, 114と, ロウースキャンシフト レジスタ121, 122, 123, 124と、カラムー スキャンシフトレジスタ131, 132, 133, 13 4と、ロウドライバ141, 142, 143, 144 と、雑音制御回路151,152,153,154と、 クロック制御回路161,162,163,164と、 アナログディジタル (A/D) 変換器181, 182, 183, 184とから概略構成されている。

【0044】この例において、ピクセルブロック10 1, 102, 103, 104と、アドレスデコーダ11 1,112,113,114と,ロウースキャンシフト レジスタ121, 122, 123, 124と、カラムー スキャンシフトレジスタ131, 132, 133, 13 4と、ロウドライバ141, 142, 143, 144 と、クロック制御回路161, 162, 163, 164 とは、それぞれ図2に示された第2実施例における、同 30 じ符号の回路要素と同じ構成を有し、それらの機能もま た同様である。A/D変換器181,182,183, 184は、それぞれピクセルブロック101, 102, 103,104からカラムごとに読み出され、雑音制御 回路151,152,153,154において雑音制御 を行われた、アナログ信号からなる出力を、ディジタル 信号に変換して出力する。

【0045】次に、図6を参照して、この例のイメージ センサの動作を説明する。ピクセルブロック101.1 02,103,104では、図2の場合と同様にして、 分割動作と分割読み出しを行って、ロウアドレスとカラ ムアドレスの指定に応じて、各ピクセルから光電変換出 力を発生し、雑音制御回路151,152,153,1 54では、これに対して、それぞれ所要の雑音制御を行 って出力を発生する。A/D変換器181,182,1 83, 184は、それぞれ雑音制御回路151, 15 2, 153, 154からの、アナログ信号からなる出力 を、ディジタル信号に変換して出力する。

【0046】イメージセンサを用いた映像機器におい て、アナログ信号配線を長く引き回すことによって、出 50 9Bと周辺回路のパターン20B1,20B2とを形成

16

力増幅器の利得ばらつきや、電源及び周辺回路などから 混入する雑音の影響を受ける可能性が高くなり、映像出 カレベルのばらつきや雑音の原因となる場合がある。そ こで、ピクセルアレイの近くにA/D変換器をおいて、 雑音制御回路からのアナログ信号からなる出力を、ディ ジタル信号に変換して出力するようにすれば、アナログ 信号の引き回しが少なくなり、映像出力レベルにばらつ きを生じる恐れが少なくなるとともに、ノイズを低減す ることができる。

【0047】このように、この例のイメージセンサで は、ピクセルアレイと周辺回路を、4分割して配置した ので、ピクセルアレイ内の配線の負荷による遅延を小さ くし、読み出しのフレームレートを向上させ、さらに、 イメージセンサの設計工数を大幅に削減することができ るとともに、雑音制御回路出力にA/D変換器を設け て、イメージセンサ出力をディジタル信号化したので、 映像出力におけるレベルばらつきとノイズを低減するこ とができる。

【0048】◇第7実施例

図7は、この発明の第7実施例であるイメージセンサの 製作方法を説明する図である。この例の露光用マスク2 1は、図7(a)に示すように、複数のピクセルを水平 方向と垂直方向とに二次元に配列したピクセルブロック のパターン19A, 19Bに対して、同じ添字によって 対応する、列側の周辺回路のパターン20A1, 20B **1を、それぞれピクセルブロックのパターン19A,1** 9 Bの列側の外側に配置し、行側の周辺回路のパターン 20A2, 20B2を、それぞれピクセルブロックのパ ターン19A,19Bの行側の外側に配置したパターン を、1枚のマスク上に形成したものである。

【0049】ここで、ピクセルブロックのパターン19 Aは、例えば第1実施例の場合のピクセルブロック10 1に対応するものであり、周辺回路のパターン20A1 は、例えば第1実施例の場合の、アドレスデコーダ11 1, ロウースキャンシフトレジスタ111, ロウドライ バ141、クロック制御回路161のパターンを含むも のであり、周辺回路20A2のパターンは、例えば第1 実施例の場合の、カラムースキャンシフトレジスタ13 1,雑音制御回路151のパターンを含むものである。 他のピクセルブロックのパターン19Bと、周辺回路の パターン20日1,20日2との関係も同様である。ま た、周辺回路の構成が、第3実施例、第5実施例に対応 するものである場合も同様である。

【0050】この際の回路設計とマスクレイアウトは、 例えば、ピクセルブロックのパターン19Aと周辺回路 のパターン20A1,20A2のみに対して行ったの ち、ピクセルブロックのパターン19Aと周辺回路のパ ターン20A1,20A2とからなるパターンを左右に 反転したものによって、ピクセルブロックのパターン1

して、これをピクセルブロックのパターン19Bがピクセルブロックのパターン19Aの右側に隣接する位置に配置することによって、マスク21を作成する。

【0051】このようにして作成されたマスク21を用いて、イメージセンサを製作する場合には、図7(b)に示すように、マスク21を使用してシリコン基板上に1回の露光を行うことによって、ピクセルブロック22A、22Bが連接してなるピクセルアレイ220と、各ピクセルブロック22A、22Bの周囲にそれぞれ周辺回路(23A1、23A2)、(23B1、23B2)が配置されたイメージセンサ基板24の露光が行われるので、以後、現像等の周知の処理を行うことによって、イメージセンサのチップを製作することができる。

【0052】このように、この例のイメージセンサの製作方法では、一つのピクセルブロックとその周辺回路に対する回路設計とマスクレイアウトによって形成されたパターンと、このパターンを左右に反転して形成したパターンとによって、露光用マスクを作成し、この露光用マスクによる1回の露光によって、イメージセンサ基板を製作するので、イメージセンサの回路設計とマスクレ 20イアウトに必要な工数を削減することができる。

【0053】◇第8実施例

図8は、この発明の第8実施例であるイメージセンサの製作方法を説明する図である。この例の露光用マスク21Aは、図8(a)に示すように、複数のピクセルを水平方向と垂直方向とに二次元に配列したピクセルブロックのパターン19A、19B、19C、19Dの列側の外側に配置し、行側の周辺回路のパターン20A1、20B1、20C1、20D1を、それぞれピクセルブロックのパターン19A、19B、19C、19Dの列側の外側に配置し、行側の周辺回路のパターン20A2、20B2、20C2、20D2を、それぞれピクセルブロックのパターン19A、19B、19C、19Dの行側の外側に配置したパターンを、1枚のマスク上に形成したものである。

【0054】ここで、ピクセルブロックのパターン19 Aは、例えば第2実施例の場合のピクセルブロック10 1に対応するものであり、周辺回路のパターン20A1 は、例えば第2実施例の場合の、アドレスデコーダ11 1,ロウースキャンシフトレジスタ121,ロウドライバ141,クロック制御回路161のパターンを含むものであり、周辺回路20A2のパターンは、例えば第2 実施例の場合の、カラムースキャンシフトレジスタ13 1,雑音制御回路151のパターンを含むものである。他のピクセルブロックのパターン19B,19C,19 Dと、周辺回路のパターン(20B1,20B2)、(20C1,20C2)、(20D1,20D2)との関係も同様である。また、周辺回路の構成が、第4実施例、第6実施例に対応するものである場合も同様である。

1.8

【0055】この際の回路設計とマスクレイアウトは、 例えば、ピクセルブロックのパターン19Aと周辺回路 のパターン20A1,20A2のみに対して行ったの ち、ピクセルブロックのパターン19Aと周辺回路のパ ターン20 A 1, 20 A 2とからなるパターンを左右に 反転したものによって、ピクセルブロックのパターン1 9Bと周辺回路のパターン20B1,20B2とを形成 して、これをピクセルブロックのパターン19Bがピク セルブロックのパターン19Aの右側に隣接する位置に 配置し、ピクセルブロックのパターン19Aと周辺回路 のパターン20A1,20A2とからなるパターンを上 下に反転したものによって、ピクセルブロックのパター ン19Cと周辺回路のパターン20C1,20C2とを 形成して、これををピクセルブロックのパターン190 がピクセルブロックのパターン19Aの下側に隣接する 位置に配置し、ピクセルブロックのパターン19Aと周 辺回路のパターン20A1,20A2とからなるパター ンを左右と上下に反転したものによって、ピクセルブロ ックのパターン19Dと周辺回路のパターン20D1, 2002とを形成して、これををピクセルブロックのパ ターン19Dがピクセルブロックのパターン19Aの右 下側の、ピクセルブロックのパターン19Bとピクセル ブロックのパターン19Cとに隣接する位置に配置する ことによって、露光用マスク21Aを作製する。 【0056】このようにして作成された露光用マスクを 用いて、イメージセンサを製作する場合には、図8 (b) に示すように、マスク21Aを使用してシリコン 基板上に1回の露光を行うことによって、ピクセルブロ

(b) に示すように、マスク21Aを使用してシリコン 基板上に1回の露光を行うことによって、ピクセルブロック22A, 22B, 22C, 22Dが連接してなるピクセルアレイ221と、各ピクセルブロック22A, 22B, 22C, 22Dの周囲にそれぞれ周辺回路(23A1, 23A2), (23B1, 23B2), (23C1, 23C2), (23D1, 23D2)が配置されたイメージセンサ基板24Aの露光が行われるので、以後、現像等の周知の処理を行うことによって、イメージセンサのチップを製作することができる。

【0057】このように、この例のイメージセンサの製作方法では、一つのピクセルブロックとその周辺回路に対する回路設計とマスクレイアウトによって形成された40パターンと、このパターンを左右に反転して形成したパターンと、上下に反転して形成したパターンとによって、露光用マスクを作成し、この露光用マスクによる1回の露光によって、イメージセンサ基板を製作するので、イメージセンサの回路設計とマスクレイアウトに必要な工数を削減することができる。

【0058】図9は、この発明の第9実施例であるイメージセンサの製作方法を説明する図である。この例の露光用マスクは、図9(a)に示すような、複数のピクセルを水平方向と垂直方向とに二次元に配列したピクセル

19

ブロックのパターン25Aと、列側の周辺回路のパター ン26A1と行側の周辺回路のパターン26A2とから なるパターンを有するマスク27Aと、図9(b)に示 すような、複数のピクセルを水平方向と垂直方向とに二 次元に配列したピクセルブロックのパターン25Bと、 列側の周辺回路のパターン26日1と行側の周辺回路の パターン26日2とからなるパターンを有するマスク2 7Bとからなっている。

【0059】ここで、ピクセルブロックのパターン25 1に対応するものであり、周辺回路のパターン26A1 は、例えば第1実施例の場合の、アドレスデコーダ11 1, ロウースキャンシフトレジスタ121, ロウドライ バ141、クロック制御回路161からなるパターンを 含むものであり、周辺回路のパターン26A2は、例え ば第1実施例の場合の、カラムースキャンシフトレジス タ131、雑音制御回路151からなるパターンを含む ものである。他のピクセルブロックのパターン25日 と、周辺回路のパターン26B1,26B2との関係も 同様である。また、周辺回路の構成が、第3実施例、第 20 5実施例に対応するものである場合も同様である。

【0060】この際の回路設計とマスクレイアウトは、 例えば、ピクセルブロックのパターン25Aと周辺回路 のパターン26A1,26A2のみに対して行ってマス ク27Aを作成し、マスク27Aのパターンを左右に反 転したものによって、ピクセルブロックのパターン25 Bと周辺回路のパターン26B1,26B2とからなる パターンを有するマスク27Bを作成する。

【0061】このようにして作製された露光用マスクを 用いてイメージセンサを製作する場合には、図9(c) に示すように、マスク27A,27Bを使用して、順 次、位置合わせを行いながら、シリコン基板上に2回の 露光を行うことによって、ピクセルブロック28A,2 8 Bが左右に連接してピクセルアレイ280を形成する とともに、各ピクセルブロック28A,28Bの周囲に それぞれ周辺回路(29A1,29A2),(29B 1,29B2)が配置されたイメージセンサ基板30の 露光が行われるので、以後、現像等の周知の処理を行う ことによって、イメージセンサのチップを製作すること ができる。

【0062】このように、この例のイメージセンサの製 作方法では、一つのピクセルブロックとその周辺回路の みに対する回路設計とマスクレイアウトによって形成し たパターンによって作成した露光用マスクと、このパタ ーンを左右に反転して形成したパターンによって作成し た露光用マスクとを用い、順次、位置合わせしながら2 回の露光を行うことによって、イメージセンサ基板を製 作するので、イメージセンサの回路設計とマスクレイア ウトに必要な工数を削減することができる。また、この 例のイメージセンサの製作方法では、2枚の露光用マス 50 1,26C2とからなるパターンを有するマスク27C

クを用いて2回の露光を行って1つのイメージセンサの チップを作成するため、1枚の露光用マスクによって露 光可能な面積に対して、最大2倍の面積規模のイメージ センサを製作することができる。

【0063】図10は、この発明の第10実施例である イメージセンサの製作方法を説明する図である。この例 の露光用マスクは、図10(a)に示すような、複数の ピクセルを水平方向と垂直方向とに二次元に配列したピ クセルブロックのパターン25Aと、列側の周辺回路の Aは、例えば第1実施例の場合のピクセルブロック10 10 パターン26A1と行側の周辺回路のパターン26A2 とからなるパターンを有するマスク27Aと、同図 (b) に示すような、複数のピクセルを水平方向と垂直 方向とに二次元に配列したピクセルブロックのパターン 25Bと、列側の周辺回路のパターン26B1と行側の 周辺回路のパターン26B2とからなるパターンを有す るマスク27Bと、同図(c)に示すような、複数のピ クセルを水平方向と垂直方向とに二次元に配列したピク セルブロックのパターン25Cと、列側の周辺回路のパ ターン26C1と行側の周辺回路のパターン26C2と からなるパターンを有するマスク27Cと、同図(d) に示すような、複数のピクセルを水平方向と垂直方向と に二次元に配列したピクセルブロックのパターン25D と、列側の周辺回路のパターン26D1と行側の周辺回 路のパターン26D2とからなるパターンを有するマス ク27Dとからなっている。

> 【0064】ここで、ピクセルブロックのパターン25 Aは、例えば第2実施例の場合のピクセルブロック10 1に対応するものであり、周辺回路のパターン26A1 は、例えば第2実施例の場合の、アドレスデコーダ11 1, ロウースキャンシフトレジスタ121, ロウドライ バ141、クロック制御回路161からなるパターンを 含むものであり、周辺回路のパターン26A2は、例え ば第2実施例の場合の、カラムースキャンシフトレジス タ131,雑音制御回路151からなるパターンを含む ものである。他のピクセルブロックのパターン25日、 25C, 25Dと、周辺回路のパターン(26B1, 2 6B2), (26C1, 26C2), (26D1, 26 D2)との関係も同様である。また、周辺回路の構成 が、第4実施例、第6実施例に対応するものである場合 も同様である。

【0065】この際の回路設計とマスクレイアウトは、 例えば、ピクセルブロックのパターン25Aと周辺回路 のパターン26A1、26A2のみに対して行ってマス ク27Aを作成し、マスク27Aのパターンを左右に反 転したものによって、ピクセルブロックのパターン25 Bと周辺回路のパターン26B1,26B2とからなる パターンを有するマスク27Bを作製し、マスク27A のパターンを上下に反転したものによって、ピクセルブ ロックのパターン25Cと周辺回路のパターン26C

21

を作成し、マスク27Aのパターンを左右と上下に反転 したものによって、ピクセルブロックのパターン25D と周辺回路のパターン26 D1,26 D2 とからなるパ ターンを有するマスク27Dを作成する。

【0066】このようにして作成された露光用マスクを 用いてイメージセンサを製作する場合には、同図(e) に示すように、マスク27A, 27B, 27C, 27D を使用して、順次、位置合わせを行いながら、シリコン 基板上に4回の露光を行うことにより、ピクセルブロッ ク28A, 28B, 27C, 27Dが左右上下に連接し 10 てピクセルアレイ281を形成するとともに、各ピクセ ルブロック28A,28B,27C,27Dの周囲にそ れぞれ周辺回路(29A1, 29A2), (29B1, 29B2), (29C1, 29C2), (29D1, 2 9D2)が配置されたイメージセンサ基板30Aの露光 が行われるので、以後、現像等の周知の処理を行うこと により、イメージセンサのチップを製作することができ る。

【0067】このように、この例のイメージセンサの製 作方法では、一つのピクセルブロックとその周辺回路に 20 対する回路設計とマスクレイアウトによって形成したパ ターンによって作成した露光用マスクと、このパターン を左右に反転して形成したパターンによって作成した露 光用マスクと、上下に反転して形成したパターンによっ て作成した露光用マスクと、左右と上下に反転して形成 したパターンによって作成した露光用マスクとを用い、 順次、位置合わせしながら4回の露光を行うことによっ て、イメージセンサ基板を製作するので、イメージセン サの回路設計とマスクレイアウトに必要な工数を削減す ることができる。また、この例のイメージセンサの製作 30 方法では、4枚の露光用マスクを用いて4回の露光を行 って1つのイメージセンサのチップを作成するため、1 枚の露光用マスクによって露光可能な面積に対して、最 大4倍の面積規模のイメージセンサを製作することがで きる。

【0068】以上、この発明の実施例を図面により詳述 してきたが、具体的な構成はこの実施例に限られたもの ではなく、この発明の要旨を逸脱しない範囲の設計の変 更等があってもこの発明に含まれる。例えば、各ピクセ ルブロックとそれぞれの周辺回路とは、同時に動作させ 40 てもよく、又はそれぞれ異なる時刻に順次動作させるよ うにしてもよい。後者の方法によれば、イメージセンサ を動作させるための電力を低減することができる。ま た、感度比較・較正用ピクセルとして、各ピクセルブロ ック内のピクセルを使用して、このピクセルに基づく雑 音制御回路の出力を比較してばらつきを検出し、出力が 等しくなるように両出力増幅器の利得の補正を行うよう にしてもよく、この方法によれば、有効画素領域外に感 度比較・較正用ピクセル及びその制御回路を設ける必要 がなくなる。

[0069]

【発明の効果】以上説明したように、この発明のイメー ジセンサによれば、ピクセルアレイと周辺回路を、2分 割又は4分割して配置したので、ピクセルアレイ内の配 線の負荷による遅延を小さくして、読み出しのフレーム レートを向上させ、さらに、イメージセンサの設計工数 を大幅に削減することができる。さらに、ピクセルアレ イを2分割又は4分割したピクセルブロックに対して、 感度比較・較正用ピクセルを設けたので、分割して配置 されたピクセルブロックに対応する各雑音制御回路内の 出力用増幅器の利得ばらつきを検出するとともに、利得 ばらつきの補正を行うことができる。また、雑音制御回 路出力にA/D変換器を設けて、イメージセンサ出力を ディジタル信号化したので、アナログ信号の引き回しが 少なくなり、映像出力においてレベルばらつきを生じる 恐れが少なくなるとともに、ノイズを低減することがで きる。また、2枚又は4枚の露光用マスクを用いて、2 回又は4回の露光を行うことによって、1つのイメージ センサのチップを製作するため、1枚の露光用マスクで 露光可能な面積に対して、最大2倍又は4倍の面積規模 のイメージセンサを製作することができる。

【図面の簡単な説明】

【図1】この発明の第1実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図2】この発明の第2実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図3】この発明の第3実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図4】この発明の第4実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図5】この発明の第5実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図6】この発明の第6実施例であるイメージセンサの 電気的構成を示すブロック図である。

【図7】この発明の第7実施例であるイメージセンサの 製作方法を説明するための説明図である。

【図8】この発明の第8実施例であるイメージセンサの 製作方法を説明するための説明図である。

【図9】この発明の第9実施例であるイメージセンサの 製作方法を説明するための説明図である。

【図10】この発明の第10実施例であるイメージセン サの製作方法を説明するための説明図である。

【図11】従来のCMOS型イメージセンサの構成を示 す図である。

【符号の説明】

50

19A, 19B, 19C, 19D, 25A, 25B, 2 5C, 25Dピクセルブロックのパターン

20A1, 20B1, 20C1, 20D1, 26A1, 26B1, 26C1, 26D1

列側の周辺回路のパターン

20A2, 20B2, 20C2, 20D2, 26A2, 26B2, 26C2, 26D2

23

行側の周辺回路のパターン

21, 21A, 27A, 27B, 27C, 27D 露光用マスク

22A, 22B, 22C, 22D, 28A, 28B, 2 8C, 28Dピクセルブロック

23A1, 23B1, 23C1, 23D1, 29A1,

29B1, 29C1, 29D1 列側の周辺回路

23A2, 23B2, 23C2, 23D2, 29A2,

29B2, 29C2, 29D2

行側の周辺回路

24, 24A, 30, 30A 基板

100,100A ピクセルアレイ

101, 102, 103, 104 ピクセルブロッ

111, 112, 113, 114 アドレスデコー

ダ

121, 122, 123, 124 ロウースキャンシフトレジスタ (ロウ選択手段)

131, 132, 133, 134 カラムースキャンシフトレジスタ (カラム選択手段)

141, 142, 143, 144 ロウドライバ (ロウ選択手段)

151, 151A, 152, 152A, 153, 153 A, 154, 154A雜音制御回路(雜音制御手段)


10 161, 162, 163, 164 . クロック制御回 路

171, 172, 173, 174 感度比較·較正 用ピクセル


181, 182, 183, 184 A/Dコンバータ(アナログディジタル変換手段)

220, 221, 280, 281 イメージセンサ 基板


【図1】




【図2】




【図3】




【図4】





【図5】



【図6】







[図11]